power gating在DC时遇到的问题

ningyuan198

design中有AO和PD域，其中AO的电源为VDD，PD的电源为VDD经过power gating得到的VDDGATE；
upf中定义了各power的状态，如下：
add_port_state VDD -state {ON 0.8}
add_port_state VSS -state {ON 0.0}
add_port_state gate_pd_sw/gate_pd_vdd_out -state {ON 0.8} -state {OFF 0}

create_pst design_pst -supplies {VDD VDDGATE VSS}
add_pst_state normal -pst design_pst -state {ON ON ON}
add_pst_state sleep -pst design_pst -state {ON OFF ON}

DC时，分析出VDD是0.8V，VDDGATE是0.8V和0，然后出现warning，提示要在AO和PD域之间加level shifter；
这种power gating的应用，不需要level shifter的吧，怎么DC识别不出来。

upf中也没有定义level shifter相关的信息，是要额外加什么命令吗？

ningyuan198

warning如下：

Warning: Pin 'u_pd/u11777/Y'(VDDGATE[ON,OFF]) cannot drive 'u_pd/snps_gate_pd__gate_pd_iso0_snps_ctrl_0_upf_iso/A'(VDD[ON]) due to PST voltage range differences (effective strategy is [rule = undefined, threshold = 0.00]). (MV-231)

莫名晴天

ningyuan198 发表于 2023-10-14 16:38
warning如下：

Warning: Pin 'u_pd/u11777/Y'(VDDGATE[ON,OFF]) cannot drive 'u_pd/snps_gate_pd__gate_p ...

需要加isolation cell了吧？

ningyuan198

莫名晴天 发表于 2023-10-14 17:38
需要加isolation cell了吧？

isolation cell有加。


debug发现，add_port_state gate_pd_sw/gate_pd_vdd_out -state {ON 0.8} -state {OFF 0}修改成add_port_state gate_pd_sw/gate_pd_vdd_out -state {ON 0.8} -state {OFF off}就没有需要加level shifter的错了。

不知道这是不是正确的解法。

SGengiant

ningyuan198 发表于 2023-10-14 18:12
isolation cell有加。

正解，借楼问一下楼主，做综合时是不是需要引用专用的库，就是包含isolation cell或者level shifter cell的库？否则会报这样的warning：
The target library contains no replacement for isolation cell "~";it was not translated

ningyuan198

SGengiant 发表于 2023-10-15 10:53
正解，借楼问一下楼主，做综合时是不是需要引用专用的库，就是包含isolation cell或者level shifter cell ...

需要有目标工艺的库的

SGengiant

ningyuan198 发表于 2023-10-16 18:16
需要有目标工艺的库的

ok感谢