在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1463|回复: 8

[求助] 低功耗UPF,DC综合后仿真,retention单元不能恢复数据

[复制链接]
发表于 2023-8-15 17:06:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

dff_core是retention控制信号
IN0是时钟
addr_out_port是输入
data out port是输出
HESETn是复位信号


retention单元综合后仿真

retention单元综合后仿真


根据仿真现象,复位信号在断电期间,变成未知态,不能恢复数据;排查网表后,发现复位信号进入关电模块后接入了两个反相器,复位信号再接入子模块,导致复位信号路径有一部分在关断域
请问这种情况解决思路什么?需要在UPF修改哪些内容?
 楼主| 发表于 2023-8-30 16:03:05 | 显示全部楼层
在upf多电源域门级网表仿真中,retention cell不能恢复数据,retetion cell中notifier信号一直为未知态
chatgpt解释


在 UPF(Unified Power Format)多电源域门级网表仿真中,retention cell(保持单元)常常与一个notifier(通知器)信号相关联。notifier信号是用于告知retention cell何时保存和恢复数据的控制信号。

当电源关闭时,notifier信号会通知retention cell将其中存储的数据进行保持,以防止数据丢失。而当电源重新开启时,notifier信号会通知retention cell恢复保存的数据,使其可以继续正常操作。

具体的notifier信号名称、定义和触发时机取决于设计中所采用的方法和约定。在UPF中,常使用power_state和pgood_signals来控制retention cell的保持和恢复操作。具体的命名和定义需要根据设计的要求和规范进行设置。

因此,在你的具体设计中,需要根据UPF文件和相关文档来确定具体的notifier信号及其定义。这些信息可以从UPF文件、设计规范或者项目团队内部的资源中获取到。



有大佬可以指点一下吗
1.jpg
2.jpg
 楼主| 发表于 2023-8-15 17:34:59 | 显示全部楼层
手动改复位信号的网表,让复位信号正常后,retention信号还是不能恢复信号

retention仿真

retention仿真
发表于 2023-8-19 11:32:25 | 显示全部楼层
建议看一下retention cell的使用要求。
理论上重新上电后,reset应该使能的,reset之后,然后再恢复数据,也就是dff_core应该拉高之后,数据才会恢复。
 楼主| 发表于 2023-8-20 10:34:04 | 显示全部楼层


kk2009 发表于 2023-8-19 11:32
建议看一下retention cell的使用要求。
理论上重新上电后,reset应该使能的,reset之后,然后再恢复数据, ...


图片在最后部分放大后,dff_core拉高了,然后一拍之后,就全部未知态了

功能仿真的时候没有对reset进行操作,能够恢复信号
如果reset使能的话,retention就被复位了吗?还能恢复数据吗
发表于 2023-8-21 08:45:02 | 显示全部楼层
就是因为power on之后,所有的dff都没清零,X会被传下去,所以导致整个都是x。
一般来说,retention和reset没有直接关系。
你需要查看这个cell的真值表。
附件是一个retention cell的真值表,标红的就是在reset情况下,如果save是有效的,那么会keep 原来save的值。
捕获.PNG
发表于 2023-8-21 09:00:07 | 显示全部楼层
这个是关于retention cell的描述:
捕获.PNG
 楼主| 发表于 2023-8-21 09:59:49 | 显示全部楼层
本帖最后由 多线程维生素 于 2023-8-21 10:01 编辑


kk2009 发表于 2023-8-21 09:00
这个是关于retention cell的描述:


我的工艺库两款retention真值表如下所示,当reset为0时,全部为零

RET1CSDFFRQ

RET1CSDFFRQ

RET2CSDFFRQ

RET2CSDFFRQ
 楼主| 发表于 2023-10-17 21:25:13 | 显示全部楼层
已解决
3楼说的对,查看retention文档,并且调出datasheet,文档跟datasheet描述不一致
之后仿真pwr版本verilog,clk为0/1确定值的时候,能够恢复数据,断电之后,clk为未知态,ret不能恢复数据,必须加入时钟上升沿才能恢复数据
工艺库有问题,文档描述跟实际仿真不一致,浪费时间
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:12 , Processed in 0.024704 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表