基于UPF的低功耗设计，在综合过程中的level shifter的插入问题

somey · 发表于 2015-8-12 14:36:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我综合的工具是Design Compiler，利用DC的时候，首先将时钟设置成为dont_touch，这样DC就不会再时钟线上插入buffer,等到后端的时钟树综合时，再插入buffer。
但是，这样的话，不同power domain之间的clock之间也不会插入level shifter，DC就会报warning。

请教大神，时钟信号在UPF的设计过程中该如何考虑？？？

flyloop · 发表于 2019-9-11 17:36:27

有人知道答案吗

轩辕紫冀 · 发表于 2019-9-13 14:38:45

不会帮顶。warning忽略就可以了吧？反正时钟树还得重新处理。

学习的bandit · 发表于 2020-12-3 11:41:06

level shift是需要加hand code cell，然后don't touch

jhua_ustc · 发表于 2020-12-8 11:53:55

我参与过的项目中，level shift的cell都是手动插入的。

夏尔 · 发表于 2022-2-9 15:37:54

chouchou

SGengiant · 发表于 2023-10-18 14:46:30

mark一下

[讨论] 基于UPF的低功耗设计，在综合过程中的level shifter的插入问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子