数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31345|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 77 78 79 808182 83 84 85 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] DC综合中的命令set_clock_sense -positive -clocks的意思？设置该命令的作用是什么？	sunmeiling 2012-5-15	612148	dialsun 2023-9-3 17:33
[原创] Cadence包括IC617在内的全套新版工具套件（2015年底版）	min4max 2016-1-17	76207	tested 2023-9-3 09:06
[求助] SD2.0 SD3.0 改进在什么地方	liyandong1216 2015-8-21	34953	abc_def_ghi 2023-9-2 10:12
[原创] 关于门控时钟的FPGA验证问题？	american007 2023-4-25	83090	john.jiang 2023-9-2 01:03
[原创] 讲个IC笑话 ...2	dodoee 2023-8-29	134002	CmosLgh 2023-9-1 17:41
[求助] sigma-delta调制器的verilog实现，请教输入信号设置问题 ...2	云中鹤叉 2012-12-13	109365	dyczs 2023-9-1 16:49
[讨论] DFI5.1协议兼容DFI5.0协议吗	scutlee 2023-9-1	01229	scutlee 2023-9-1 15:58
[原创] IIC协议建模-读写EEPROM	pork7894 2018-9-5	03152	pork7894 2023-9-1 10:28
[求助] Modelsim仿真出错	时间在走人在变 2023-8-29	21454	时间在走人在变 2023-8-31 13:06
[求助] 数据压缩求帮忙下载 - [悬赏 100 信元资产]	buzhou2006 2023-8-31	11956	Ivy_End 2023-8-31 12:45
[求助] DC综合时出现库中没有的元件	marsfabio 2010-5-25	613576	hwhwhw121212 2023-8-31 10:29
[求助] 用verilog 和quartus ii实现IIC协议	小工兵 2015-1-29	23412	计时开始 2023-8-31 09:02
[求助] 请教，关于分频时钟A non-unate path in clock network for clock	cfh123 2019-4-3	119061	cody_wang 2023-8-30 17:11
[求助] 在现代SoC设计中，绝大多数的电路都是同步电路。为什么代码里绝大多数都是异步电路呢？	hanx 2023-1-29	73040	霍格沃兹 2023-8-30 17:06
[求助] modelsim 自动化仿真的TCL语言哪里能学到 - [悬赏 30 信元资产]	邢焕平 2023-8-29	42111	nianhai1212 2023-8-30 15:53
[求助] lattice diamond 怎么使用synplify查看关键路径延时？	Zero.01 2023-8-30	0910	Zero.01 2023-8-30 11:16
[求助] 设置错了，大家见谅，不知道咋删帖。。 - [售价 10 信元资产]	xiaokalami 2023-8-29	71188	Liang_Xiaoqian 2023-8-30 09:31
[原创] xilinx vivado下载bit后ila不出现窗口	wsz561208 2023-8-29	03554	wsz561208 2023-8-29 20:36
[求助] 一个时序逻辑电路设计，请老师们指导一下，这个延时还有锁定该怎样设计	xiaokalami 2023-8-29	31956	xiaokalami 2023-8-29 17:15
[求助] 请问用什么工具来分析面积和频率的关系图啊？	苏化 2023-8-29	01072	苏化 2023-8-29 16:09
[求助] 关于DC综合后设计内部单元pin的fanout过多的问题	IC_lkx 2023-8-27	41699	OsrisGZY 2023-8-29 11:44
[讨论] 用spectre后仿网表进行后仿真	调皮捣蛋 2023-4-17	34003	keithuang 2023-8-29 11:34
[求助] SFLASH的指令写入	zhanghanqing 2023-8-26	0934	zhanghanqing 2023-8-26 14:53
[原创] FinFET technology rule file for Microwind	temp759 2023-8-25	01144	temp759 2023-8-25 22:46
[求助] ansys redhawk license genkey	bsb2286 2020-5-28	96387	LuckyEDAZ 2023-8-25 21:36
[求助] DDR内存控制器	guokai820 2023-8-25	11658	freemanhans 2023-8-25 16:27
[原创] verilog case嵌套case优化的请教	AEureka 2023-8-24	53250	AEureka 2023-8-25 14:44
[求助] 小白求助！数字后仿，Cadence Xcelium18使用的问题 - [悬赏 200 信元资产]	zgny98 2021-6-16	43606	唐源 2023-8-25 14:39
[讨论] Wordline与Bitline	zhanghanqing 2023-8-25	23213	zhanghanqing 2023-8-25 14:32
[求助] FPGA使用jesd204b接口同步接收多个ADC的时钟处理问题	yif1878 2023-8-21	42357	拾冠 2023-8-25 11:44
[求助] 非阻塞赋值问题	zhanghanqing 2023-8-14	41750	fuxugang 2023-8-25 11:23
[讨论] Chisel/SpinalHDL如何进行高效的debug和验证	wtyytw 2021-8-7	64692	huaashan 2023-8-24 22:44
[转贴] 数字IC设计中的时钟	peanut_cake 2023-8-24	01689	peanut_cake 2023-8-24 13:34
[求助] DesignWare IP 安装时的Project ID（急） ...2 3	suncongj 2010-2-3	2524936	zg8312 2023-8-24 09:41
[求助] 求一个GJB597B-2012	670748071 2021-6-22	32961	Soundstar 2023-8-23 18:17

1 ... 77 78 79 808182 83 84 85 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31345|排名: 13

快速发帖

浏览过的版块

站长推荐 /2