sigma-delta调制器的verilog实现，请教输入信号设置问题

云中鹤叉 · 发表于 2012-12-13 21:22:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在matlab的simulink里面仿真sigma-delta调制器，输入信号用的是正弦信号吧？但将调制器用verilog实现后，进行仿真时testbench的输入应该怎么设置呢？输入都是数字信号0,1，为什么跟simulink中用正弦信号不同呢？

eagle654321 · 发表于 2012-12-14 17:04:51

你可以用离散的 sina 输入到 simulink，这样就和 verilog 差不多了
或者在 verilog 中，用 n -bit 去量化模拟正弦波

云中鹤叉 · 发表于 2012-12-17 09:16:01

回复 2# eagle654321

可能我问题表述的不清楚，在simulink中输入信号是采样后的sin信号，跟你说的“离散的sin信号”应该是一个意思吧？而你说在verilog中将输入信号sin进行量化，可以具体的说说嘛？我理解的是，假设输入信号是n比特的，用这n比特量化sin信号，设sin信号幅度为2的n次方，对sin进行采样，将每个采样点处的幅度值表示为n比特的二进制数作为verilog仿真的输入？如果真是这样理解，那n怎么取值呢？

eagle654321 · 发表于 2012-12-17 14:52:13

n 就是量化的位数，比如 16bit vmax -> (2^15 -1) vmin ->(2^16)
这里是有符号数，高位是符号位
具体量化的位数是根系统的 SNR 有关系的
SNR = SNRbase(~1.76) + 6N + SNRsigma_delta
现在一般都是 16 18 20 24 bit