在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4003|回复: 4

[求助] 关于FPGA中高速DAC和DDS的问题

[复制链接]
发表于 2016-10-26 10:11:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近做一个项目遇到DAC为1GSPS采样率,要求输出点频为30~600MHz,想求教一下大神些一般这样高速的DDS在FPGA中是怎么实现的?
发表于 2020-1-5 02:19:23 | 显示全部楼层
You use NCO of altera core or xilinx core
发表于 2020-1-5 02:20:39 | 显示全部楼层
you can NCO core for DDS.  out put NCO for DAC high speed jesd204b
发表于 2021-3-10 17:17:28 | 显示全部楼层
谢谢
发表于 2021-3-10 21:41:04 | 显示全部楼层
多路DDS合成
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:40 , Processed in 0.016179 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表