EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31119|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 78 79 80 818283 84 85 86 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 基于FPGA的无人机控制器设计与实现 ...2 3 4 5	zjllh 2015-7-7	4917967	kpsuwen 2023-4-27 14:06
FPGA与88E1111千兆以太网实现-软件包（UDP数据实现） ...2	topggmq 2015-1-16	116825	xinqi888 2023-4-27 11:35
[求助] ISE 14.7 注册码	sqy 2015-4-30	33297	jerrycao 2023-4-26 23:20
[原创] Verilog 寄存器组数需要参数话的设计	a772816320a 2022-12-8	22149	拾冠 2023-4-26 17:24
[求助] DC compiler_ultra,综合脚本中，使用 option -timing_high_effort_script没用 - [已解决]	小李子学芯片 2023-4-24	22244	小李子学芯片 2023-4-26 14:24
[求助] xilinx bfm simulation	pquyuande 2016-1-31	13357	kingmomo0001 2023-4-26 14:01
[求助] axi bfm license	masure 2013-5-15	410195	kingmomo0001 2023-4-26 13:57
[转贴] vivado关联vscode的错误	acdc11 2023-4-25	21005	flyger 2023-4-26 11:12
[讨论] 问一个关于pipeline的问题	devindang 2023-4-26	02058	devindang 2023-4-26 09:53
[求助] 给x赋值1但输出wave的值是-1，不知道为什么	sins17 2023-3-22	31934	sins17 2023-4-26 09:50
[资料] xapp1052 ...2 3	yaof12 2017-10-30	2214439	insect_h 2023-4-26 00:19
[招聘] 张江知名AI公司 PCIE Verification 200万左右高薪	smoothcareer666 2020-6-16	13201	nick_zhu1990 2023-4-25 16:35
[原创] clock generator(verilog code)	jun_dahai 2012-1-17	46404	jun_dahai 2023-4-25 14:57
[转贴] 关于AXI4总线的学习（转载） ...2	wsz561208 2015-10-28	1010525	jdfish 2023-4-25 14:33
[统计] fpga	wb312_0 2023-4-25	02361	wb312_0 2023-4-25 13:38
[求助] VCS仿真	Yvonne_m 2023-4-21	32136	Yvonne_m 2023-4-25 10:01
[原创] 寄存器异步复位能否赋予一个非0值？	american007 2023-2-19	72625	american007 2023-4-25 07:08
[求助] synopsys spyglass VS mentor 0in	huluxing123 2023-4-24	01725	huluxing123 2023-4-24 18:56
[求助] 为什么我发现Verilog2001标准里面模块的定义还可以使用命名端口连接，这不是模块例化	日晨难再 2023-4-24	01614	日晨难再 2023-4-24 18:48
recovery time 和 removal time 是什么呀? ...2 3 4	iamsofine 2006-12-16	3334814	来来UCAS 2023-4-24 15:59
[求助] 读入波形做综合	zsftm 2023-4-24	01657	zsftm 2023-4-24 14:48
[求助] DC前端综合PAD input_delay和output_delay 约束问题	许learner 2023-4-23	11943	robin0612 2023-4-24 14:15
[求助] 51MCU C2接口上升沿之后采数据亚稳态的理解	fxkic 2023-4-24	01441	fxkic 2023-4-24 11:43
[求助] IC Compiler里跑出的total number of ptconns是什么意思	ahgyay 2023-4-24	01298	ahgyay 2023-4-24 10:36
[讨论] Verilator 经验	xiaoxiaochen 2010-10-29	24346	cao_phi_ho 2023-4-24 09:50
[求助] 求问有人能看懂这个优化策略吗？	lipoi 2023-4-20	41958	lipoi 2023-4-23 22:10
[讨论] 触发器为什么需要满足建立时间和保持时间 ...2	tianyan_chn 2015-9-2	1510997	夹角鞋 2023-4-23 19:37
[求助] 使用formality 对比rtl和DC综合的网表问题	许learner 2023-4-23	21767	许learner 2023-4-23 17:15
[资料] VK3602K SOP8适用于打印机，手电筒，扬声器等2键2通道触摸检测芯片	shubashushi66 2023-4-23	01908	shubashushi66 2023-4-23 15:54
[求助] 如何设计一个SOC调试电路	zhangyp 2023-4-19	72301	eisbergeisberg 2023-4-23 10:50
[求助] DC多驱动约束路径设置 - [悬赏 10 信元资产]	ZTQNB 2023-4-23	01925	ZTQNB 2023-4-23 10:05
[求助] bash: ./lmgrd: /lib/ld-lsb.so.3: bad ELF interpreter: 没有那个文件或目录 ...2	海阔天空hou 2014-12-22	1317384	沉淀学子 2023-4-21 16:54
[招聘] 外企IP供应商，FAE（需数字设计背景），上海、南京or在家，地点不限，薪资：Base+股票 ...2	谁来帮看一下 2022-8-16	124934	谁来帮看一下 2023-4-21 14:23
[求助] set_case_analysis设置成功却没作用 - [悬赏 10 信元资产]	ZTQNB 2023-3-15	72758	ZTQNB 2023-4-21 09:54
[求助] 复旦大学H.265	mldxl. 2023-4-20	12272	minidust 2023-4-20 22:35

1 ... 78 79 80 818283 84 85 86 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31119|排名: 17

快速发帖

浏览过的版块

站长推荐 /1