在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 999|回复: 2

[讨论] 请问下CIC滤波器用verilog怎么实现

[复制链接]
发表于 2023-8-17 10:54:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问下大家用verilog对CIC滤波器的积分部分进行描述应该怎么来描述:


                               
登录/注册后可看大图

如上图,我的理解是:  assign  sum1 = sum1_d + in;  assign  sum2 = sum2_d + sum1;(其中sum1_d和sum2_d分别是sum1和sum2的延时)。
但是在看菜鸟教程里给的代码是如下,我疑惑的地方是,积分部分不应该是延时之后和原来的相加吗?下边这里写的直接是 int_d0 <= int_d0 +sxtx;  (sxtx就是输入)。
请问下这两种写法哪种是对的?有什么区别呢?

                               
登录/注册后可看大图

发表于 2023-8-17 14:47:20 | 显示全部楼层
本帖最后由 abcliuya 于 2023-8-17 14:48 编辑

时序逻辑中,int_d0 <= int_d0 +sxtx;右边的int_d0表示的是上一个clk寄存的值。
 楼主| 发表于 2023-8-18 10:39:54 | 显示全部楼层


abcliuya 发表于 2023-8-17 14:47
时序逻辑中,int_d0


延时相加----那右边的int_d0不应该是左边int_d0的延时吗,如果是上一个时钟寄存的值,那这么写对吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:48 , Processed in 0.020442 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表