xilinx vivado下载bit后ila不出现窗口

wsz561208

定位是因为PLL的输入端的RES端口，不是用的外部输入端口，用的是内部自己做的RES，且该逻辑中的CLK又是PLL的输出时钟。可能是产生类似组合逻辑环的问题了，导致下载bit后不能正常出现ila 波形调试界面。PLL的RES改为1‘b0后，问题解决。