EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31119|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 79 80 81 828384 85 86 87 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 【spyglass使用】sgdc输入管脚漏写怎么检查 - [悬赏 20 信元资产]	wangli_peking 2023-4-17	21911	wangli_peking 2023-4-20 10:16
[求助] 关于前端RTL代码到standcell映射的问题	Aflodit 2023-4-18	51824	zhangyp 2023-4-19 21:45
[求助] DC前端综合芯片PAD类型约束	许learner 2023-4-11	62114	许learner 2023-4-19 18:50
[原创] 关于准静态信号	lzhj21 2023-4-18	23434	lzhj21 2023-4-19 17:20
[求助] NCverilog 综合后防问题 ...2	lddyx123 2014-4-28	1622187	wei2022 2023-4-19 17:10
[讨论] good document for rtl designers ...2 3	rocking_vlsi 2017-12-21	278690	alisone 2023-4-19 16:09
edif流程设计 ...2	woodmansx 2007-9-26	199432	liaohero 2023-4-19 16:06
[讨论] 寄存器堆&门控时钟	fatal404 2023-4-18	01995	fatal404 2023-4-18 09:32
[讨论] ise如何使不同厂家的元件库相互映射起来	949649117 2015-8-13	13070	忍者神硅 2023-4-17 20:51
[求助] 综合什么时候需要创建时钟，什么时候不需要？	zhiwenhao 2023-4-17	21986	huluxing123 2023-4-17 13:52
[求助] 关于紫光DDR ip的问题	nullptr 2023-4-12	42157	nullptr 2023-4-15 12:57
[招聘] 智能座舱、大算力芯片，Base上海、西安，急需各方向的设计、验证Leader~	谁来帮看一下 2023-3-16	62186	liji88164904 2023-4-14 17:04
[求助] verdi使用的时候如何屏蔽undef macro的代码	bt_zhao 2023-4-14	01406	bt_zhao 2023-4-14 14:04
[求助] 求助一个占空比问题	jpxu 2023-4-14	11353	竟然是我诶 2023-4-14 10:16
[求助] 高fanout的LUT怎么解决	yiyiovo 2023-3-24	42487	硅下亡魂 2023-4-13 16:41
[求助] 为什么ideal属性没有穿过门控时钟单元ICG	张晓辉 2023-4-13	11750	张晓辉 2023-4-13 16:25
[求助] FPGA小白问题	fxkic 2023-4-13	11995	zx7504081 2023-4-13 15:45
[求助] veriloga提示generate语句必需包含常量整型表达式	调皮捣蛋 2023-3-11	42000	调皮捣蛋 2023-4-12 21:04
[求助] 有人仿过《模拟集成电路以LDO设计为例》这本书中的电路吗？ ...2	LTXltx 2020-7-7	106902	cass 2023-4-12 20:46
[求助] 关于nclaunchh的仿真问题	淦雪华 2023-4-12	01569	淦雪华 2023-4-12 20:26
[求助] Cadence Help文档阅读问题	调皮捣蛋 2023-4-12	11956	xdf666 2023-4-12 19:53
[讨论] sigma-delta ADC中数字抽取滤波器的设计指标问题	艾克0928 2016-5-19	55346	wangfulei 2023-4-12 17:23
[求助] 生成DDR控制器时的一个警告	djqlyy2922 2023-4-12	01824	djqlyy2922 2023-4-12 17:10
[求助] VCS仿真XILINX的HBM IP：Error-[URMI] Unresolved modules	efons 2023-4-7	23676	efons 2023-4-12 09:24
[求助] Design Compiler 2016 无法显示schematic	lipoi 2023-4-11	21960	xuwenbing 2023-4-12 09:01
[资料] microblaze xilinx官方资料	bu_gaosuni 2015-10-29	23301	jw216 2023-4-11 21:03
[求助] verdi只能添加端口信号不能查看定义的寄存器	devindang 2023-4-8	52108	devindang 2023-4-11 17:15
[求助] 请问DC,ICC的lab从哪里下载啊？我已经注册了solvent这个官网，但是还是搜不到Lab	弗兰明 2023-3-20	12038	thrallzy 2023-4-11 16:34
[资料] 带通sigma-delta调制器博士学位论文	zy_hit 2012-7-2	75253	钮祜禄寇 2023-4-11 15:56
[求助] 关于视频拼接的问题	nullptr 2023-4-11	01704	nullptr 2023-4-11 15:35
[求助] spyglass 读取.vf文件	Violet1109 2023-4-11	01724	Violet1109 2023-4-11 11:42
[原创] MIPI 求问	gerry1512 2023-3-15	11999	gerry1512 2023-4-11 10:53
[求助] 数模混仿问题求助	Y__Y 2023-4-6	32142	mgc455 2023-4-9 17:16
[求助] 55nm standard cell library如何选取?	wenjohnny 2014-6-18	64350	tomedavid 2023-4-9 03:35
[求助] 請問有 standard cell Lib之後, 要怎麼加入DC ?	leesg 2010-2-3	63318	tomedavid 2023-4-9 03:33

1 ... 79 80 81 828384 85 86 87 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31119|排名: 17

快速发帖

浏览过的版块

站长推荐 /1