系统级sigma-deltaADC中斩波的考虑

wanglscool · 发表于 2012-6-7 10:46:49

您需要登录才可以下载或查看，没有账号？注册

x

大侠们好，最近遇到一个难题，是基于datasheet里面的难题，我贴图出来吧。

第一个问题：如图：

图片2

这个个图里面，加了斩波之后，多了一个XOR，而且在数字最后输出时，多了一个均值模块，这是为何？难道与斩波有关？斩波在调制器输出时数据已经斩回来了啊。见下图，斩波调制时，调制器输出已经斩回来。

图片1

第二个问题：斩波过后的比较器输出的bitstream可以直接用来做fft吗？

谢谢大侠们。呵呵

wanglscool · 发表于 2012-6-7 14:51:44

没有人吗

wanglscool · 发表于 2012-6-8 10:24:18

求解释……………………

dongzz201 · 发表于 2012-6-12 10:28:22

正好我也在做这个，可以讨论一下。
你是看哪个datasheet ? 图形有些乱，我有点看不明白

jeffej · 发表于 2020-4-7 10:27:19

just learning too ~!!

kwankwaner · 发表于 2021-1-18 14:46:40

1 斩波后面要接filter，均值就是filter。CIC只是降采，出来数据还是有vos的“纹波”

kwankwaner · 发表于 2021-1-18 14:48:11

2 可以的，不过在Fchop点会有突起，因为VOS在那里

ksg12 · 发表于 2023-7-29 18:02:40

系统级斩波，SDADC处理的是带通信号，大大降低了低通噪声

[求助] 系统级sigma-deltaADC中斩波的考虑