在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2340|回复: 2

[求助] 请教CPLD的JTAG口问题

[复制链接]
发表于 2013-6-3 22:55:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠,请教一个问题。CPLD的JTAG口的VCC和经上拉到的VCC是VCCIO还是VCCINT呢? 如果几个IOBANK接到了不同的电平呢?
那么应该选哪个VCCIO呢?
望不吝赐教,谢谢!
发表于 2013-6-3 23:29:52 | 显示全部楼层
?CPLD 可以接不同的电平嘛?
发表于 2013-6-4 09:27:18 | 显示全部楼层
不管是FPGA还是CPLD,一般JTAG都是3.3V VCCIO供电,具体可以读一下对应FPGA/CPLD的datasheet
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:00 , Processed in 0.019716 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表