数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31345|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 83 84 85 868788 89 90 91 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问谁有uart-lin 这个ip 吗？	cuiyu1981 2023-6-10	11336	Mucar 2023-6-12 17:11
[求助] 怎样设计这样的2-to-1 multiplexer呢？	orientview 2023-6-12	11342	jzr1989 2023-6-12 16:00
[讨论] 5000字！FPGA开发必须知道的五件事	苏格不拉底 2023-4-11	22290	Cardo 2023-6-12 10:51
[求助] modelsim仿真时怎样查看主模块内部的寄存器值	daneast 2015-11-13	33451	Do_Tonight 2023-6-10 21:58
[求助] pin array在原理图里面的设置	调皮捣蛋 2023-6-9	01767	调皮捣蛋 2023-6-9 22:45
[求助] 有没有人用过Xilinx的kira k26这块板子	Esanan 2023-5-26	11778	jinjz 2023-6-9 14:07
[求助] ultrascale mipi	happysingle 2023-6-7	12068	happysingle 2023-6-8 13:32
[求助] 关于Xilinx的一些时序约束问题 ...2	nateriver93 2016-5-21	137832	john.jiang 2023-6-8 13:16
[原创] 刘明院士又发JSSC了	orientview 2023-6-7	12457	jiangnaner 2023-6-7 10:20
[原创] ILA踩坑合集	非不可吗 2023-5-30	24436	Leon.sl 2023-6-7 08:58
[求助] PCIE有什么能写进简历里的开源项目吗	sktwo 2023-6-6	01831	sktwo 2023-6-6 18:59
[求助] 如何验证PRBS	怪咖0924 2023-5-11	11992	jy040208 2023-6-6 17:29
[求助] 一直有一个疑问，IC设计中的BRAM是要咋调用	devindang 2023-5-13	32073	jy040208 2023-6-6 17:25
[求助] 方向选择	ShiLuyao222 2023-5-21	22114	jy040208 2023-6-6 17:17
[求助] 求教一个关于分频的题	devindang 2023-5-22	32079	jy040208 2023-6-6 17:15
[求助] ASIC 时钟mux约束	玉林枫 2022-11-15	73143	wangli_peking 2023-6-5 15:39
[求助] 怎么理解CMOS的LVDS接口？ ...2	YYFFLLMMNN 2017-12-28	118762	WXF--YBB 2023-6-5 09:19
[资料] Chip-Chat: Challenges and Opportunities in Conversational Hardware Design	轩辕志瑜 2023-6-3	12759	jsncepu 2023-6-4 21:54
[原创] STA中的timing loops应该怎么理解呢	Marvin.Liang 2018-6-22	78708	Holtek12 2023-6-4 21:50
[求助] 比特流中毛刺严重	xdf666 2023-5-29	22301	gerry1812 2023-6-3 22:05
[求助] DC综合错误解决办法求解	chongtongxue 2016-10-27	77685	gerry1812 2023-6-3 21:48
[求助] 关于jtag的问题，	苍穹521earth 2023-4-13	82667	gerry1812 2023-6-3 21:45
[求助] 一个模块的真值表在工艺库中找不到对应的模块	leos23 2023-6-2	11592	jzr1989 2023-6-2 18:39
[原创] Malogic FPGA 开发板方案及硬件整体出售	dodoee 2023-6-1	12101	dodoee 2023-6-1 22:26
[求助] vcs后仿指定模块nospecify notimingcheck	52927605@qq.com 2023-6-1	23037	52927605@qq.com 2023-6-1 14:53
[求助] set_input_delay，相对时钟具体指哪个？	lipoi 2023-5-31	22358	lipoi 2023-5-31 23:26
[求助] Verilog 中 specify延迟和门单元延时冲突问题	waynetest616 2023-5-31	11915	mgc455 2023-5-31 18:11
[求助] 数字sigma delta 调制器	啥都会 2023-5-31	01509	啥都会 2023-5-31 14:49
[原创] 万变不离其宗的异步FIFO面试（一） ...2	wenhuajianyuan 2019-5-10	1947696	paley_p 2023-5-31 09:03
[求助] 【求助】DDR3 ODT以及PCB设计中CK与DQS相位关系问题。	smartchen 2015-9-8	47001	yuxiaoxu870728 2023-5-30 22:01
[求助] synopsys dc 综合问题	freemanhans 2023-5-30	62502	freemanhans 2023-5-30 17:48
[求助] 想知道cortex-m0内核包含哪些外设	kgdvfhpfss 2023-5-29	01900	kgdvfhpfss 2023-5-29 17:13
请问大家有没有碰到过综合后还有assign语句残留的问题	yilan77 2005-8-30	87997	enjoy545352 2023-5-29 17:00
[求助] xilinx复数乘法器的一个疑问。	qiurijian 2017-2-15	810884	xjjhi 2023-5-29 16:14
[求助] 关于 250M 比较器，计数器一个问题	wangminhua2 2012-7-5	03076	wangminhua2 2023-5-29 10:32

1 ... 83 84 85 868788 89 90 91 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31345|排名: 13

快速发帖

浏览过的版块

站长推荐 /2