在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1491|回复: 2

[原创] ILA踩坑合集

[复制链接]
发表于 2023-5-30 15:39:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 非不可吗 于 2023-6-14 13:56 编辑

1、ILA的采样时钟太低会受JTAG频率钳制,太高会受时序资源钳制
2、ILA不能探测自己的工作时钟,因为上升沿采样时永远对应自己的高电平,可以用PLL给ILA提供一个更高的工作频率
3、ILA可以用来代替逻辑分析仪,把探针绑IO口上就行,注意信号的电平和频率。另外高频信号的杜邦线离远一点,有可能串扰。
发表于 2023-6-6 17:07:33 | 显示全部楼层
真实的,确信的,一针见血的

1、如果ILA时钟已经设置低于JTAG了,那么可以继续用这个bit流文件,只需要重新开一个hardware-target把JTAG调低到ILA clk一半以下。这样就不用重新编译新的工程了
2、这个坑我也遇到,但似乎除非重新编译,要不然ILA采样一个和自己同样的clk似乎没有其办法【指不重新编译的办法,重新编译如主贴所言,给ILA一个比采样clk更快的clk_domain就行了】
发表于 2023-6-7 08:58:36 | 显示全部楼层
前两天刚遇到了ila时钟设置不匹配的问题,学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 21:47 , Processed in 0.019540 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表