数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31344|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 86 87 88 899091 92 93 94 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 问一下各位前辈，校招如果要学一门脚本语言的话，学哪个比较好	devindang 2023-3-27	72712	kk2009 2023-4-27 16:42
[求助] gpio输入输出可以同时打开吗	xiuxing056 2023-4-4	74089	kk2009 2023-4-27 16:34
[求助] sigma-delta ADC中，数字抽取滤波器的这个指标是什么意思？	jifulu 2020-8-17	35139	荒何 2023-4-27 16:32
[原创] OTP bit位数值在数字电路的作用与用途	月弥星空 2023-4-10	12271	kk2009 2023-4-27 16:28
[求助] clkmux以及多个时钟约束	zhaoxueji 2023-4-13	42801	kk2009 2023-4-27 16:20
[求助] dc仿真不收敛 - [悬赏 100 信元资产]	zhoujun58 2023-4-26	32640	zhoujun58 2023-4-27 16:11
[求助] IC前端中快速加法器，乘法器的问题	Aflodit 2023-4-18	12301	kk2009 2023-4-27 16:10
[求助] AHB 相关问题	Hkb 2023-4-27	22014	p726488614 2023-4-27 16:06
[求助] design compiler报error：两个design使用了相同命名的宏定义	Violet1109 2023-4-19	11872	kk2009 2023-4-27 16:06
[求助] 有偿求DDR配置	andy9972 2022-12-3	22151	p726488614 2023-4-27 16:02
[求助] 请教个DDR控制器的问题	djqlyy2922 2022-12-15	32292	p726488614 2023-4-27 15:59
[求助] 综合 error	qq1656313299 2023-4-26	32082	kk2009 2023-4-27 15:48
[资料] 基于FPGA的无人机控制器设计与实现 ...2 3 4 5	zjllh 2015-7-7	4919404	kpsuwen 2023-4-27 14:06
FPGA与88E1111千兆以太网实现-软件包（UDP数据实现） ...2	topggmq 2015-1-16	117139	xinqi888 2023-4-27 11:35
[求助] ISE 14.7 注册码	sqy 2015-4-30	33577	jerrycao 2023-4-26 23:20
[原创] Verilog 寄存器组数需要参数话的设计	a772816320a 2022-12-8	22463	拾冠 2023-4-26 17:24
[求助] DC compiler_ultra,综合脚本中，使用 option -timing_high_effort_script没用 - [已解决]	小李子学芯片 2023-4-24	22656	小李子学芯片 2023-4-26 14:24
[求助] xilinx bfm simulation	pquyuande 2016-1-31	13517	kingmomo0001 2023-4-26 14:01
[求助] axi bfm license	masure 2013-5-15	410460	kingmomo0001 2023-4-26 13:57
[转贴] vivado关联vscode的错误	acdc11 2023-4-25	21179	flyger 2023-4-26 11:12
[讨论] 问一个关于pipeline的问题	devindang 2023-4-26	02377	devindang 2023-4-26 09:53
[求助] 给x赋值1但输出wave的值是-1，不知道为什么	sins17 2023-3-22	32132	sins17 2023-4-26 09:50
[资料] xapp1052 ...2 3	yaof12 2017-10-30	2215640	insect_h 2023-4-26 00:19
[招聘] 张江知名AI公司 PCIE Verification 200万左右高薪	smoothcareer666 2020-6-16	13478	nick_zhu1990 2023-4-25 16:35
[原创] clock generator(verilog code)	jun_dahai 2012-1-17	46656	jun_dahai 2023-4-25 14:57
[转贴] 关于AXI4总线的学习（转载） ...2	wsz561208 2015-10-28	1010895	jdfish 2023-4-25 14:33
[统计] fpga	wb312_0 2023-4-25	02513	wb312_0 2023-4-25 13:38
[求助] VCS仿真	Yvonne_m 2023-4-21	32439	Yvonne_m 2023-4-25 10:01
[原创] 寄存器异步复位能否赋予一个非0值？	american007 2023-2-19	72949	american007 2023-4-25 07:08
[求助] synopsys spyglass VS mentor 0in	huluxing123 2023-4-24	01887	huluxing123 2023-4-24 18:56
[求助] 为什么我发现Verilog2001标准里面模块的定义还可以使用命名端口连接，这不是模块例化	日晨难再 2023-4-24	01825	日晨难再 2023-4-24 18:48
recovery time 和 removal time 是什么呀? ...2 3 4	iamsofine 2006-12-16	3336285	来来UCAS 2023-4-24 15:59
[求助] 读入波形做综合	zsftm 2023-4-24	01808	zsftm 2023-4-24 14:48
[求助] DC前端综合PAD input_delay和output_delay 约束问题	许learner 2023-4-23	12250	robin0612 2023-4-24 14:15
[求助] 51MCU C2接口上升沿之后采数据亚稳态的理解	fxkic 2023-4-24	01708	fxkic 2023-4-24 11:43

1 ... 86 87 88 899091 92 93 94 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31344|排名: 7

快速发帖

浏览过的版块

站长推荐 /2