数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31225|排名: 14

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 86 87 88 899091 92 93 94 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


clock switch ...2	zhangjiaxun 2009-4-27	198308	Candydarte 2023-3-20 04:23
[原创] FPGA跟ASIC ...2 3	学习中ing 2018-7-24	2110212	Candydarte 2023-3-20 04:17
建立时间与保持时间概述 ...2 3	zhouhong 2008-10-26	2717777	Candydarte 2023-3-20 02:20
[求助] 请问一下，apb为什么要用两组数据线（读/写），复用不是更简单更节约资源吗？	erwang 2022-11-14	62734	硅下亡魂 2023-3-19 19:03
[求助] vcs无法生成simv文件	zhuchens 2023-3-3	42541	Jinzzj 2023-3-18 20:40
[资料] NC--Verilog_tutorial文档	fengding 2016-9-10	95017	clannad9 2023-3-18 10:16
[求助] 请问verilog可以读xlsx文件吗？ ...2	调皮捣蛋 2023-3-16	105461	调皮捣蛋 2023-3-17 14:51
[求助] design compiler中set_case_analysis未传播成功	Violet1109 2023-3-16	12161	Alex_Liu95 2023-3-17 13:47
[求助] virtuoso里面pin端口的设置	调皮捣蛋 2023-3-16	22239	调皮捣蛋 2023-3-17 11:30
[原创] 请教一下，看到一些mcu使用同步复位，为什么？	badegg3 2023-3-16	11963	糊粘丶 2023-3-17 08:49
[求助] 请问virtuoso能直接用ADE仿真带有verilog模块的原理图吗？	调皮捣蛋 2023-3-16	01691	调皮捣蛋 2023-3-16 20:06
[资料] 哪位大神有denali DDR2的IP核我想拿来写个controller了。自己跑下仿真。。	lylchmm 2015-10-14	33186	j81mm 2023-3-16 19:44
[求助] 请问virtuoso如何绘制李萨如图	调皮捣蛋 2023-3-15	42114	调皮捣蛋 2023-3-16 19:07
[资料] 附件已经删除，文章无效	Summer0 2023-3-11	82707	smnq0524 2023-3-16 14:34
[求助] 版图转FPGA可以吗？ - [悬赏 10 信元资产]	GGStudyDDup 2023-2-28	82634	Smoks 2023-3-16 10:20
[求助] 新人求助~~关于时钟上升沿取值问题	VAEEE 2020-3-30	95330	jasper0608 2023-3-15 15:59
[原创] EEPROM和FLASH用起来有什么差别？ - [悬赏 104 信元资产]	istart_2002 2023-3-15	02156	istart_2002 2023-3-15 14:37
[求助] SV综合	恋伱的密语 2023-3-15	02044	恋伱的密语 2023-3-15 09:26
[原创] 求助！virtuoso怎么学习，ug啃不动啊	海神波塞冬 2023-3-14	12211	andyfan 2023-3-14 21:09
[求助] 请问想往XILINX里烧一个bit file文件该如何操作？	ysxwonder 2012-9-18	56185	ysxwonder 2023-3-14 16:47
[原创] 新书出版——《超标量处理器设计》 ...2	processor 2014-4-12	108657	熊熊熊熊熊总 2023-3-14 16:01
[原创] 大话DC的setup time与hold time 精华1 ...2 3 4 5 6..8	johnny1209 2012-3-13	7953940	echo_lql 2023-3-14 15:09
[讨论] 跨时钟域同步约束问题	li441262673 2023-2-22	32183	echo_lql 2023-3-14 14:34
[求助] 求助，xilinx的fpga如何在一般开发板做RTL kernel加速	lhw233 2023-3-13	21887	sss08_leon 2023-3-14 13:59
[求助] vivado中如何准确的画PBlock？ ...2	IC.Michael 2019-4-17	118523	sss08_leon 2023-3-14 13:55
[求助] DC使用黑盒设置	ZTQNB 2023-3-13	13075	Love24 2023-3-14 10:54
[求助] 小白求问怎么用ila抓uart串口信号	feifan1996 2020-9-5	53978	ilearning 2023-3-14 10:25
[求助] MBIST仿真需要用最高频率吗？	kaokao_ 2023-3-14	01690	kaokao_ 2023-3-14 09:53
[其它] FPGA薪资天花板能到多少	sktwo 2023-3-13	43111	rv_1101 2023-3-13 17:32
[讨论] DDS设置问题，相位该如何设置	hgbest 2017-8-24	13231	haidong132 2023-3-12 23:42
[求助] vivado里有emmc或者ufs相关的ip可用吗？	rv_1101 2023-3-11	11964	rv_1101 2023-3-12 20:53
[求助] 为什么我的DC2018，在gui界面无法使用read按键读取文件，必须使用read命令	日晨难再 2023-3-12	01620	日晨难再 2023-3-12 15:30
[解决] synopsys安装心得 ...2	zengyu2019 2019-12-12	1310831	daiwei4287 2023-3-11 09:26
[原创] 能删帖吗？	dodoee 2023-3-10	11743	waveguides 2023-3-11 04:03
[求助] Apple silicon的Macbook可以运行vivado或者synopsys等软体吗	devindang 2023-3-10	11627	轩辕志瑜 2023-3-10 18:32

1 ... 86 87 88 899091 92 93 94 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31225|排名: 14

快速发帖

站长推荐 /2