design compiler报error：两个design使用了相同命名的宏定义

Violet1109

                               
登录/注册后可看大图

已经在各自design的top层使用了resetall命令
但在run dc的时候依旧报了error : Multiple definitions found for Verilog macro ' SW_RST ' :

                               
登录/注册后可看大图

有什么解决办法吗

dc在读取大量文件的时候有什么简易方法吗

kk2009

两个办法，一个修改define的名字，比如I2C的前面加I2C_.
另外一个就是产生另外一个undef.v，将前面所有define的变量undefine,比如： `undef SW_RST
然后将这个文件放入到filelist里用到define的verilog之后。