在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] genus打平设置 18516549189 2022-8-25 22151 byrd2010 2022-12-14 16:15
悬赏 [求助] 求助如何调用DC工艺库(target library)中的指定单元(cell) - [已解决] yishuad 2019-1-17 74844 zeroseawind 2022-12-14 15:11
[求助] Veriloga8位十进制转换二进制 attach_img penghe666 2022-6-2 63985 penghe666 2022-12-13 16:07
[资料] FPGA进阶课-JESD204B接口(军用雷达) attach_img chop147 2022-12-9 22047 chop147 2022-12-13 11:56
[原创] szmp8克隆picoblaze ,代码是verilg的,可以用在任何FPGA平台 h20030711 2021-2-9 32615 h20030711 2022-12-13 10:08
[原创] 知识扫盲普及 ty_xiumud 2022-12-12 12019 ty_xiumud 2022-12-12 16:35
[原创] 基于PCIe的多路视频采集与显示子系统 attachment axpro 2022-11-21 11873 axpro 2022-12-12 10:46
[求助] VCS安装错误问题 acepawn 2022-12-10 0646 acepawn 2022-12-10 16:00
[原创] 光纤项目(大数据处理) attach_img chop147 2022-12-9 11880 lxtx603 2022-12-10 11:35
[讨论] 老美放宽对华芯片限制-国产IC明年是否能迎来回稳? IC小蜜蜂 2022-12-7 31828 c340126c3401261 2022-12-10 09:37
[求助] 求助造一个仿真用的波形,owi单线传输协议。 新人帖 attach_img MDT_抄手 2022-12-9 21814 MDT_抄手 2022-12-9 17:40
[招聘] 知道卷你还去?不知道换个赛道?说的就是你 IC圈的黄晓明 2022-12-9 01612 IC圈的黄晓明 2022-12-9 14:33
[招聘] 百万量产soc,车规大厂,三年经验的联系我 IC圈的黄晓明 2022-12-9 01218 IC圈的黄晓明 2022-12-9 14:27
[求助] vcs仿真rtl代码,带-vera,仿真出现问题求教??! sanluht 2022-12-8 01412 sanluht 2022-12-8 14:18
[求助] 关于verilog和va的联仿问题 新人帖 0202zerotwo 2022-12-8 01370 0202zerotwo 2022-12-8 11:14
[原创] 5702开发板用户手册 attach_img chop147 2022-12-7 01976 chop147 2022-12-7 10:20
[资料] 5702开发板用户手册 attach_img chop147 2022-12-7 02424 chop147 2022-12-7 10:14
[求助] 请教一下异步Reset和时钟同步的问题 attach_img  ...2 orlye 2013-1-7 1612446 愤斗的香蕉 2022-12-6 23:38
[资料] 数字滤波器的MATLAB与FPGA实现光盘文件  ...2 wll_123_hi 2019-10-12 104896 fancykid 2022-12-6 21:31
[求助] PDMA和DDMA分别是什么简写? orientview 2022-12-6 01196 orientview 2022-12-6 16:09
[求助] DC对scan cell的数量有限制吗? wanghaoyuan 2022-12-5 11855 asic_service 2022-12-6 15:38
[求助] 编译报错 小花321 2022-12-5 01448 小花321 2022-12-5 14:21
[求助] 求cadence的Quad SPI Controller ip Student 2015-2-14 33433 lxtx603 2022-12-5 12:27
[原创] PCIE 上位机 介绍 attach_img chop147 2022-12-5 02018 chop147 2022-12-5 10:58
[求助] DC综合流程insert_dft之后执行增量编译DC自动退出 新人帖 wanghaoyuan 2022-12-4 21684 wanghaoyuan 2022-12-5 00:29
[求助] 关于vivado 时钟处理 rv_1101 2022-12-3 01438 rv_1101 2022-12-3 22:53
[求助] 关于modelsim仿真问题  ...2 初阳0525 2016-4-14 115744 yanay 2022-12-3 21:18
[求助] 门控时钟低功耗设计 attach_img 查二查 2022-12-2 01677 查二查 2022-12-2 16:00
[求助] 操作数隔离 查二查 2022-11-29 21737 查二查 2022-12-2 15:25
[讨论] 在线访问FPGA RAM内容 junxliu 2022-12-2 11719 flyger 2022-12-2 11:18
[原创] HCL语言 bluespec资料: Bluespec systemverilog,介绍的PPT资料 attach_img  ...2 zhwei199 2022-11-6 134914 zhwei199 2022-12-1 16:37
[资料] 以MIPI项目为例讲解Diamond FIFO生成和例化全过程 attach_img chop147 2022-12-1 01917 chop147 2022-12-1 15:44
[解决] FPGA工程师工资怎么样? attach_img chop147 2022-11-28 31990 chop147 2022-12-1 15:35
[原创] FPGA高效方法--配置代码生成软件 chop147 2022-11-30 11771 伪界 2022-11-30 14:57
[求助] DFT S1-1 Error attach_img lyjren 2016-3-24 23168 Hathaway 2022-11-30 14:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-19 14:14 , Processed in 0.632233 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块