在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4159|回复: 7

[讨论] 寄存器clk一直翻转,但D端为常值,功耗如何?

[复制链接]
发表于 2019-11-29 19:55:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,在做低功耗的时候,通常要将clk进行gating,减少clk翻转从而降低功耗。

但是如果寄存器clk一直翻转,但D端为常值,功耗相比直接关掉clk,有多大区别?
应该是没有太大的区别的吧


发表于 2019-11-29 23:19:11 | 显示全部楼层
时钟走线。。。上面很多buff之类~~~~~
发表于 2019-11-30 08:39:43 | 显示全部楼层
时钟树占比的功耗越来也高,所以也很可观
发表于 2019-11-30 10:51:03 | 显示全部楼层
clock tree power is large than power in cell,if you use ptpx to analysis power,you will see clock power is more than 60 percent。
发表于 2019-12-1 09:10:34 | 显示全部楼层
AC 应该是对LOAD电容的充放电的功耗,直接取决Clk的频率
 楼主| 发表于 2019-12-5 10:49:04 | 显示全部楼层
nice answer,非常好的回答
发表于 2019-12-5 16:24:53 | 显示全部楼层
很大,看个ptpx就知道了,有没有gate对FF很重要。当然,fgcg在综合的时候工具可以自动加。
发表于 2023-5-4 18:22:33 | 显示全部楼层
switching power不会有影响,只会影响internal power
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:31 , Processed in 0.020251 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表