一直有一个疑问，IC设计中的BRAM是要咋调用

devindang · 发表于 2023-5-13 16:57:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

实验室用xilinx的FPGA就是直接例化BRAM IP来使用，IC或者说芯片设计，BRAM资源是要咋使用呢？跟verilog的memory类型的声明有关吗？(实验室用vhdl，不用verilog，也没有找到合理的解释)，还是说有专门的人员设计这类的IP，给特定的工程师来例化使用？如果是有人设计的话，这个物理的存储器是会定义在库中给设计人员进行链接吗？

jasper0608 · 发表于 2023-5-14 10:37:01

FPGA的application note會有範例

hzhou · 发表于 2023-5-14 10:39:18

通常Fab厂家、或者IP vendor（ARM/S等）会提供memory compiler，根据需要生成不同类型、不同size的memory block，包括仿真用的verilog模型、综合用的timing lib、PR用的各种database；

jy040208 · 发表于 2023-6-6 17:25:17

IC里面如果是计算flow中类似FPGA设计思路里bram做buffer，做pipeline delay啥的，一般直接用reg做；
芯片实际中如果用了ram，还需要做很多mbist之类的flow保证可测可靠工作会比较麻烦。设计工作的性价比来看基本只有core的cache，总线上的高速buffer用ram；
剩下的直接用ddr，flash，rom

工艺库里会有自带的ram cell，还被包一个controller啥的，外部看直接就是地址、读写数据，控制接口和FPGA的BRAM差不多；给定深度，脚本直接生成一块ram

[求助] 一直有一个疑问，IC设计中的BRAM是要咋调用

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1