【EDA 问题】VC Spyglass 在做CDC检查的时候，怎么处理异步fifo/握手这样的跨域逻辑呢？

liming_DE · 发表于 2022-12-5 20:13:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

电路的左边为625m domain，电路的右边为500m domain，中间由一个异步fifo来处理跨域逻辑。左边的data_in被认为是属于625m时钟域，这没有问题。但是右边的data_out被认为同时属于500m和625m时钟域。导致后续报了一堆的CDC问题。那么，在vc_spyglass 里，怎么来处理这个异步fifo更合适呢？

新人发帖，请大佬赐教。

liming_DE · 发表于 2022-12-5 20:18:48

用的异步FIFO是DW库中的DW_fifo_s2_sf

琴默 · 发表于 2023-8-1 01:18:06

同问，楼主解决了吗

tolerate_tao · 发表于 2023-8-1 10:00:28

跨异步的话可以试试用set_parameter synchronize_cells “xx”，set_parameter synchronize_data_cells “xx”来约束下

[求助] 【EDA 问题】VC Spyglass 在做CDC检查的时候，怎么处理异步fifo/握手这样的跨域逻辑呢？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2