在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 704|回复: 2

[讨论] Wordline与Bitline

[复制链接]
发表于 2023-8-25 11:40:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大佬,小弟最近学memory遇到点小问题,就是wordline、bitline的概念

对于一个存储,假设其地址为addr,存储为m行*n列*w bit(w是数据位宽)
就是地址的一部分用来选择行(也作为wordline),一部分用来从行中选择一列数据接入bitline,bitline也就是w吗?

发表于 2023-8-25 13:24:13 | 显示全部楼层
这个问题其实还是要懂点基础电路或器件构成的话,会好理解;你如果理解这个有困难,应该偏前端,纯代码人员。

WL/BL其实从单个的存储单元去看是非常清晰的;但是放到电路里面,比如做一个8192X32位输出的存储阵列,简单看就是WL是8192条,WL的8192就是地址寻址的0~8191,BL是32条或者32对(看你用的什么存储单元);但在物理上这会形成一个形状非常狭长,不利于实现的物理图形,所以实际做的时候,会把地址寻址做个折叠,也就是8192x32做成(256x32)x32的样子,这样实际出来的物理图形(版图)就比较四四方方了;而实际上的实现是WL方向是行选的256,而对应的32位输出,其实每一位列上同时有32位在输出(就是BL方向是32X32),但通过列选,只把其中要读的哪个传到实际的对应位。
 楼主| 发表于 2023-8-25 14:32:41 | 显示全部楼层


andyfan 发表于 2023-8-25 13:24
这个问题其实还是要懂点基础电路或器件构成的话,会好理解;你如果理解这个有困难,应该偏前端,纯代码人员 ...


哦,这样啊,谢谢,确实是纯前端的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 20:51 , Processed in 0.022672 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表