EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31145|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 72 73 74 757677 78 79 80 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 有关saed90nm的问题	ic_learner 2017-7-21	22933	Re0Backend 2023-8-9 10:27
[讨论] DDR和SDIMM	scutlee 2023-8-8	01056	scutlee 2023-8-8 19:30
[讨论] DDR5 DUAL channel	scutlee 2023-8-8	01505	scutlee 2023-8-8 15:04
[求助] ncverilog设置求助	wangbowen1995 2017-12-8	22726	wfjx_1985 2023-8-8 14:59
[资料] 刚出的PCIe5.0标准 ...2 3 4 5 6	wupan1981 2019-6-1	5319611	点灯小能手 2023-8-8 11:28
[求助] 求spyglass cdc的资料，网上资料不多，麻烦大佬分享一下！	大佬带带我 2023-8-8	11723	大佬带带我 2023-8-8 11:05
[求助] 请教Design Compiler逻辑综合的时候编写时序约束问题	thrallzy 2023-7-20	81836	kk2009 2023-8-8 00:54
[资料] arm neoverse cmn 700文档	andy9972 2023-7-15	21996	andy9972 2023-8-7 20:06
[求助] SRAM的漏电问题	新手小菜鸟 2023-8-7	11821	xdf666 2023-8-7 17:07
[求助] FPGA如何向顶层文件输入数据，并查看数据	海神波塞冬 2023-8-1	93126	767781537 2023-8-7 17:04
[求助] FPGA会烧掉吗	JustdoitAbel 2023-2-11	94936	工大鱼肉 2023-8-7 16:02
[招聘] 成都、上海RFIC	Tommy22333 2023-8-7	11683	Tommy22333 2023-8-7 15:23
[求助] Cadence Nc-Verilog	grape 2023-8-7	11574	xdf666 2023-8-7 11:46
[求助] Cadence Nc-Verilog	grape 2023-8-7	21817	grape 2023-8-7 11:24
[求助] SRAM如何对AXI 的读交织数据进行重排？	modoalos 2023-7-8	11556	rocsman 2023-8-4 23:41
[求助] ADI 论坛，回复相关的问题 - [悬赏 100 信元资产]	TUJzzz 2023-8-2	21813	TUJzzz 2023-8-4 14:32
[求助] RC综合错误显示代码部分模块不可综合 - [已解决]	dddddyx 2023-7-28	51855	iceinsky 2023-8-4 14:05
[求助] 51单片机的256字节存储结构	Yeannis 2023-3-31	11847	Yeannis 2023-8-4 11:05
[求助] 数字IC的学习方向 ...2 3	鞋盒中的月亮 2019-4-6	2212599	wufeng233 2023-8-3 10:39
[讨论] 关于DDR controller的频率	scutlee 2023-8-2	41682	scutlee 2023-8-2 20:14
[求助] matlab硬件回环实验FIL遇到的问题	海神波塞冬 2023-7-4	11620	海神波塞冬 2023-8-2 15:52
[原创] 数字IC转数模混合有机会吗	沽名lnk 2023-7-31	31712	沽名lnk 2023-8-2 10:13
[求助] 小白求助一个有关axi访问ddr地址空间的问题 ...2	leine 2021-2-24	107982	池承利 2023-8-2 09:05
[转贴] IC设计流程及各阶段工具使用 ...2	风展位 2013-11-8	1610082	江湖人92 2023-8-1 14:29
[求助] 【EDA 问题】VC Spyglass 在做CDC检查的时候，怎么处理异步fifo/握手这样的跨域逻辑呢？	liming_DE 2022-12-5	32841	tolerate_tao 2023-8-1 10:00
[求助] AXI的读地址是通过id进行计算的吗？	modoalos 2023-8-1	01494	modoalos 2023-8-1 09:58
[求助] boundary scan的设计问题	Jasonszm 2023-6-2	42263	Jasonszm 2023-8-1 09:26
[其它] 收集不能解密的RTL文件样板	msqxl 2023-7-26	11786	Lixingyou 2023-7-31 10:37
[求助] 系统级sigma-deltaADC中斩波的考虑	wanglscool 2012-6-7	75739	ksg12 2023-7-29 18:02
[求助] coverage覆盖率收集问题	要啥自行车guo 2023-7-29	01524	要啥自行车guo 2023-7-29 14:39
[求助] ad9361+FPGA 发射问题，ODDR转换问题望大神解答	fan09272033 2016-1-15	76491	TUJzzz 2023-7-28 17:21
[求助] 请问Synplify可以读入.f（filelist）文件吗？ ...2	XuJian92 2019-1-10	1210461	nanlaiu 2023-7-28 16:57
[资料] VLAN学习笔记	John8023 2016-9-24	85056	wspytu 2023-7-28 15:44
[求助] RC综合时显示代码部分模块不可综合	dddddyx 2023-7-28	51726	dddddyx 2023-7-28 15:37
[原创] 一个开源项目(和Keil联调的8051core) ...2 3 4 5 6..7	McuPlayer2013 2013-4-18	6942350	gyx3598 2023-7-28 15:05

1 ... 72 73 74 757677 78 79 80 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31145|排名: 12

快速发帖

浏览过的版块

站长推荐 /1