DC时序报告中startpoint是clock source

Rita_Jia · 发表于 2023-10-24 10:15:46

您需要登录才可以下载或查看，没有账号？注册

x

在input port din上创建时钟后，report_timing报出如图所示的时序路径，startpoint是din，并且标注为clock source。
请问，分析这种时序路径的原因是什么？有什么作用？

邝卓宇 · 发表于 2023-10-24 11:24:05

设置input_delay的时候指定的时钟是din吗？指定错误了吧，要么用一个虚拟时钟，要么按照实际的时钟

zero_0 · 发表于 2023-10-24 11:48:34

STA就是所有路径都要检查，既然时钟用作数据，默认也要保证setup/hold
反过来应该想一下是不是设计有问题

Rita_Jia · 发表于 2023-10-24 12:13:39

邝卓宇发表于 2023-10-24 11:24
设置input_delay的时候指定的时钟是din吗？指定错误了吧，要么用一个虚拟时钟，要么按照实际的时钟 ...

没有指定input delay

Rita_Jia · 发表于 2023-10-24 12:15:54

zero_0 发表于 2023-10-24 11:48
STA就是所有路径都要检查，既然时钟用作数据，默认也要保证setup/hold
反过来应该想一下是不是设计有问题 ...

那时钟作为launch分析的意义在哪里呢？
请教一下，所有路径都要检查的话，除了常规的input-reg,reg-reg,reg-output,input-output，还有哪些路径呢？

zero_0 · 发表于 2023-10-24 12:31:01

Rita_Jia 发表于 2023-10-24 12:15
那时钟作为launch分析的意义在哪里呢？
请教一下，所有路径都要检查的话，除了常规的input-reg,reg-reg,r ...

首先得知道时钟作为launch的设计的意义在哪里，STA并不知道也不关心功能

但不检查就意味着亚稳态的概率大大提升，你这条路径也属于input2reg

zero_0 · 发表于 2023-10-24 12:31:57

关键在于clock used as data了

[求助] DC时序报告中startpoint是clock source