在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 请问谁有uart-lin 这个ip 吗? cuiyu1981 2023-6-10 11143 Mucar 2023-6-12 17:11
[求助] 怎样设计这样的2-to-1 multiplexer呢? orientview 2023-6-12 11179 jzr1989 2023-6-12 16:00
[转贴] FPGA中的上拉下拉电阻以及开漏推挽输出电路 attach_img zhongyan 2020-2-16 48515 john.jiang 2023-6-12 15:31
[讨论] 5000字!FPGA开发必须知道的五件事 attach_img 苏格不拉底 2023-4-11 21910 Cardo 2023-6-12 10:51
[求助] modelsim仿真时怎样查看主模块内部的寄存器值 daneast 2015-11-13 33088 Do_Tonight 2023-6-10 21:58
[求助] pin array在原理图里面的设置 调皮捣蛋 2023-6-9 01329 调皮捣蛋 2023-6-9 22:45
[求助] 有没有人用过Xilinx的kira k26这块板子 新人帖 Esanan 2023-5-26 11469 jinjz 2023-6-9 14:07
[求助] ultrascale mipi happysingle 2023-6-7 11562 happysingle 2023-6-8 13:32
[求助] 关于Xilinx的一些时序约束问题  ...2 nateriver93 2016-5-21 136975 john.jiang 2023-6-8 13:16
[原创] 刘明院士又发JSSC了 attachment orientview 2023-6-7 11962 jiangnaner 2023-6-7 10:20
[原创] ILA踩坑合集 非不可吗 2023-5-30 22416 Leon.sl 2023-6-7 08:58
[求助] PCIE有什么能写进简历里的开源项目吗 sktwo 2023-6-6 01628 sktwo 2023-6-6 18:59
[求助] 如何验证PRBS 新人帖 怪咖0924 2023-5-11 11624 jy040208 2023-6-6 17:29
[求助] 一直有一个疑问,IC设计中的BRAM是要咋调用 devindang 2023-5-13 31653 jy040208 2023-6-6 17:25
[求助] 方向选择 新人帖 ShiLuyao222 2023-5-21 21668 jy040208 2023-6-6 17:17
[求助] 求教一个关于分频的题 devindang 2023-5-22 31715 jy040208 2023-6-6 17:15
[求助] ASIC 时钟mux约束 attach_img 玉林枫 2022-11-15 72638 wangli_peking 2023-6-5 15:39
[原创] 北京 急需做TOP的PD 微电子猎头 2023-6-5 01186 微电子猎头 2023-6-5 10:24
[求助] 怎么理解CMOS的LVDS接口?  ...2 YYFFLLMMNN 2017-12-28 117893 WXF--YBB 2023-6-5 09:19
[资料] Chip-Chat: Challenges and Opportunities in Conversational Hardware Design attachment 轩辕志瑜 2023-6-3 12141 jsncepu 2023-6-4 21:54
[原创] STA中的timing loops应该怎么理解呢 Marvin.Liang 2018-6-22 78021 Holtek12 2023-6-4 21:50
[求助] 比特流中毛刺严重 attach_img xdf666 2023-5-29 21817 gerry1812 2023-6-3 22:05
[求助] DC综合错误解决办法求解 chongtongxue 2016-10-27 77083 gerry1812 2023-6-3 21:48
[求助] 关于jtag的问题, 新人帖 苍穹521earth 2023-4-13 82176 gerry1812 2023-6-3 21:45
[求助] 一个模块的真值表在工艺库中找不到对应的模块 attach_img leos23 2023-6-2 11355 jzr1989 2023-6-2 18:39
[原创] Malogic FPGA 开发板方案及硬件整体出售 attach_img dodoee 2023-6-1 11714 dodoee 2023-6-1 22:26
[求助] vcs后仿指定模块nospecify notimingcheck 52927605@qq.com 2023-6-1 22435 52927605@qq.com 2023-6-1 14:53
[原创] 手机大厂自研芯片 微电子猎头 2023-5-4 12013 MARCO_RFer 2023-6-1 08:33
[求助] set_input_delay,相对时钟具体指哪个? attach_img lipoi 2023-5-31 21878 lipoi 2023-5-31 23:26
[求助] Verilog 中 specify延迟 和 门单元延时 冲突问题 新人帖 waynetest616 2023-5-31 11579 mgc455 2023-5-31 18:11
[求助] 数字sigma delta 调制器 啥都会 2023-5-31 01299 啥都会 2023-5-31 14:49
[原创] 万变不离其宗的异步FIFO面试(一)  ...2 wenhuajianyuan 2019-5-10 1946555 paley_p 2023-5-31 09:03
[求助] 【求助】DDR3 ODT以及PCB设计中CK与DQS相位关系问题。 smartchen 2015-9-8 46562 yuxiaoxu870728 2023-5-30 22:01
[求助] synopsys dc 综合问题 freemanhans 2023-5-30 62115 freemanhans 2023-5-30 17:48
[求助] 想知道cortex-m0内核包含哪些外设 kgdvfhpfss 2023-5-29 01603 kgdvfhpfss 2023-5-29 17:13
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 09:24 , Processed in 0.028234 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块