在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 不懂就问,请教DC中是否有办法统计晶体管数量 - [已解决] zero_zjl 2020-11-23 56215 zero_zjl 2023-9-4 10:14
[原创] 发现一个天才 精华3  ...23 innovation 2021-6-27 2518451 dihoo123 2023-9-4 09:32
[求助] tessent shell mbist脚本无法仿真 zhaoqingyi13 2023-9-4 0938 zhaoqingyi13 2023-9-4 08:52
[求助] subthreshold数字电路,最大痛点和难点是什么? orientview 2023-9-3 01230 orientview 2023-9-3 20:57
[讨论] DC综合中的命令set_clock_sense -positive -clocks的意思?设置该命令的作用是什么? sunmeiling 2012-5-15 611889 dialsun 2023-9-3 17:33
[原创] Cadence包括IC617在内的全套新版工具套件(2015年底版) min4max 2016-1-17 76111 tested 2023-9-3 09:06
[求助] SD2.0 SD3.0 改进在什么地方 liyandong1216 2015-8-21 34822 abc_def_ghi 2023-9-2 10:12
[原创] 关于门控时钟的FPGA验证问题? american007 2023-4-25 82940 john.jiang 2023-9-2 01:03
[原创] 讲个IC笑话  ...2 dodoee 2023-8-29 133711 CmosLgh 2023-9-1 17:41
[求助] sigma-delta调制器的verilog实现,请教输入信号设置问题  ...2 云中鹤叉 2012-12-13 109131 dyczs 2023-9-1 16:49
[讨论] DFI5.1协议兼容DFI5.0协议吗 scutlee 2023-9-1 01173 scutlee 2023-9-1 15:58
[原创] IIC协议建模-读写EEPROM pork7894 2018-9-5 02964 pork7894 2023-9-1 10:28
[求助] Modelsim仿真出错 新人帖 时间在走人在变 2023-8-29 21364 时间在走人在变 2023-8-31 13:06
[求助] 数据压缩 求帮忙下载 - [悬赏 100 信元资产] buzhou2006 2023-8-31 11817 Ivy_End 2023-8-31 12:45
[求助] DC综合时出现库中没有的元件 marsfabio 2010-5-25 613328 hwhwhw121212 2023-8-31 10:29
[求助] 用verilog 和quartus ii实现IIC协议 小工兵 2015-1-29 23296 计时开始 2023-8-31 09:02
[求助] 请教,关于分频时钟A non-unate path in clock network for clock cfh123 2019-4-3 118705 cody_wang 2023-8-30 17:11
[求助] 在现代SoC设计中,绝大多数的电路都是同步电路。为什么代码里绝大多数都是异步电路呢? hanx 2023-1-29 72916 霍格沃兹 2023-8-30 17:06
[求助] modelsim 自动化仿真的TCL语言哪里能学到 - [悬赏 30 信元资产] 邢焕平 2023-8-29 41930 nianhai1212 2023-8-30 15:53
[求助] lattice diamond 怎么使用synplify查看关键路径延时? 新人帖 Zero.01 2023-8-30 0870 Zero.01 2023-8-30 11:16
[求助] 设置错了,大家见谅,不知道咋删帖。。 - [售价 10 信元资产] xiaokalami 2023-8-29 71058 Liang_Xiaoqian 2023-8-30 09:31
[原创] xilinx vivado下载bit后ila不出现窗口 wsz561208 2023-8-29 03307 wsz561208 2023-8-29 20:36
[求助] 一个时序逻辑电路设计,请老师们指导一下,这个延时还有锁定该怎样设计 xiaokalami 2023-8-29 31800 xiaokalami 2023-8-29 17:15
[求助] 请问用什么工具来分析面积和频率的关系图啊? 苏化 2023-8-29 01034 苏化 2023-8-29 16:09
[求助] 关于DC综合后设计内部单元pin的fanout过多的问题 IC_lkx 2023-8-27 41552 OsrisGZY 2023-8-29 11:44
[讨论] 用spectre后仿网表进行后仿真 调皮捣蛋 2023-4-17 33769 keithuang 2023-8-29 11:34
[资料] 数字集成电路设计:从VLSI体系结构到CMOS制造电子书pdf 新人帖  ...2 longyuhu 2022-4-9 125690 芯芯818 2023-8-28 23:19
[求助] SFLASH的指令写入 zhanghanqing 2023-8-26 0873 zhanghanqing 2023-8-26 14:53
[原创] FinFET technology rule file for Microwind 新人帖 temp759 2023-8-25 01097 temp759 2023-8-25 22:46
[求助] ansys redhawk license genkey bsb2286 2020-5-28 96203 LuckyEDAZ 2023-8-25 21:36
[求助] DDR内存控制器 新人帖 guokai820 2023-8-25 11555 freemanhans 2023-8-25 16:27
[原创] verilog case嵌套case优化的请教 AEureka 2023-8-24 53028 AEureka 2023-8-25 14:44
[求助] 小白求助!数字后仿,Cadence Xcelium18使用的问题 新人帖 - [悬赏 200 信元资产] zgny98 2021-6-16 43424 唐源 2023-8-25 14:39
[讨论] Wordline与Bitline zhanghanqing 2023-8-25 22979 zhanghanqing 2023-8-25 14:32
[求助] FPGA使用jesd204b接口同步接收多个ADC的时钟处理问题 yif1878 2023-8-21 42182 拾冠 2023-8-25 11:44
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-5 10:05 , Processed in 0.019888 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块