设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30110|排名: 13 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 小白求助，PIN的RESET_E和RESET_EN的表示有区别吗 新人帖 HKMG 2022-5-9 21225 HKMG 2022-5-9 20:49
[求助] 什么是温度计码【已解决】  ...2 wlyj000 2012-3-17 1019247 霍格沃兹 2022-5-9 16:48
[解决] 基于FPGA高精度TDC设计 attachment digest  ...23456..7 coyoo 2013-2-18 6440117 霍格沃兹 2022-5-9 16:40
[求助] 异步FIFO空满判断逻辑是否是唯一的呢？ come_on_sn 2022-5-7 41328 come_on_sn 2022-5-9 15:47
[求助] 求助！DC综合的时候显示Power kit的Buf和Inv单元显示没有primary PG pin attachment 三岁就十分拽 2022-5-1 51647 三岁就十分拽 2022-5-9 10:45
[求助] DC综合一个模块后，怎样写出.db文件 河源皮 2017-11-7 53348 浩然若枫 2022-5-9 09:40
[求助] 求一个lattice diamond的license aya 2016-11-18 12055 kharthik 2022-5-7 14:36
悬赏 [求助] VCS后仿真问题 - [已解决] 张奇 2022-5-6 21925 张奇 2022-5-7 10:52
悬赏 [求助] 对一个1bit的信号，实现对这个信号高电平中心点的检测，verilog实现 - [悬赏 500 信元资产] sxg1647606637 2022-5-7 41210 sxg1647606637 2022-5-7 09:22
[求助] 新手求助 新人帖 dingzhouzhou 2022-5-5 11808 liteng1123 2022-5-6 17:47
[求助] 对一个1bit的信号，实现对这个信号高电平中心点的检测，verilog实现 sxg1647606637 2022-5-6 01139 sxg1647606637 2022-5-6 16:52
[求助] Display port MR.vol 2022-5-6 01217 MR.vol 2022-5-6 14:04
[求助] 关于异步复位、同步释放的问题 attach_img  ...23 youbiandeni 2013-10-28 2411871 ubuntudy 2022-5-6 02:48
[求助] 求帮忙看一下UPF综合的问题 新人帖 attach_img 三岁就十分拽 2022-4-29 41495 三岁就十分拽 2022-5-5 20:54
[招聘] 寻求一名数字IC 设计工程师 msr2573 2022-5-5 01418 msr2573 2022-5-5 18:32
[求助] synplify2015.03破解版破解crake工具到期了，咋整啊？有大佬还能用这个版本吗？ xiaohaolaoda 2020-4-17 44661 jjkbbq 2022-5-5 16:16
[求助] 11111111111 jiangpengpeng 2022-5-5 11030 jiangpengpeng 2022-5-5 15:59
[求助] 用cadence icfb 批量生成symbol gammer 2015-5-3 22269 lxy_h 2022-5-5 13:55
[求助] 时序约束的问题 attach_img nullptr 2022-5-4 31653 nullptr 2022-5-5 13:10
[求助] 请问 linux 主线里的 xilinx pcie 驱动对应 xilinx 的哪个 ip? 新人帖 CriticalArch 2022-5-4 01255 CriticalArch 2022-5-4 23:58
悬赏 [求助] modelsim 前仿波形中的毛刺 新人帖 - [已解决] attach_img Emiriatan 2022-4-29 61982 Emiriatan 2022-5-4 11:17
[求助] 寻求基于FPGA（语言verilog）研究生毕设课题推荐 zuihoude3hao 2018-3-7 82610 dzkjdxxb2021 2022-5-3 10:02
[求助] systemverilog动态数组参数传递 anpingbo 2017-9-6 44185 月明初上浪东楼 2022-5-2 15:58
[求助] DDR dual channel feature问题 attach_img andy9972 2022-3-24 21363 qin_hawk 2022-5-2 11:16
[转贴] CSMC_180nm attachment ricvadim 2020-3-5 83801 vsop 2022-5-2 10:48
[求助] 流水线设计的时候，为什么在写回阶段要发生在时钟下降沿？ attach_img 追乐人66 2022-5-1 01374 追乐人66 2022-5-1 16:38
[招聘] （高薪，机会难得）内推数字设计，地点广州 attach_img 3lll 2022-5-1 01177 3lll 2022-5-1 14:33
[原创] 数字后端IC工程师：你用TCL做过什么？  ...23 hoteagle2 2009-12-23 2213690 ddlo999 2022-5-1 11:59
[求助] 急求国密SM2的签名验签代码，Verilog的 新人帖 faxfax 2022-4-29 21403 leadway1314 2022-5-1 00:06
[讨论] 为什么数字设计大家都用 DC＋VCS，而不用NC＋RTL COMPILER／GENUS ？ nulll 2016-9-23 93261 andyme 2022-4-30 21:27
[求助] 请问在ISE环境下，可以用什么方法给客户提供仅用于仿真评估而不能综合实现的IP？  ...23 innovation 2021-9-13 223392 wsmysyn 2022-4-30 20:02
[讨论] 常用的verilog综合工具 singoryoung 2014-8-12 44579 AlexS 2022-4-30 11:31
悬赏 [求助] 紧急求教，应届生offer选择 新人帖 - [悬赏 50 信元资产]  ...2 hqklawliet 2022-4-9 153713 jamesjie 2022-4-29 17:14
[求助] NClaunch 打开之后cds.lib文件区域各个文件没有下拉菜单，以至于无法查看编译的module文件..... 新人帖 attach_img matao5 2022-4-29 01123 matao5 2022-4-29 15:58
[求助] 上海lattice芯片学习 leo_domino 2017-9-23 52180 DALI2022 2022-4-29 15:00
下一页 »
1 ...676869707172737475... 861下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 09:34 , Processed in 0.068959 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块