数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31225|排名: 14

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 67 68 69 707172 73 74 75 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 问一下高手，如何从菜鸟提高FPGA能力？ ...2	reconfig_alic 2012-6-1	145566	Wilfrid2000 2023-11-5 22:46
[求助] 近阈值技术，最高可以做到多少MHz的主频了？	orientview 2023-11-5	01089	orientview 2023-11-5 10:19
[求助] EFUSE在干什么用的？和OTP又有什么关系? ...2	109010118 2015-4-1	1435556	Wade_ 2023-11-3 17:42
[求助] DC综合：[current_design] 包含的设计对象	Wade_ 2023-11-3	41981	Wade_ 2023-11-3 17:19
[求助] 项目的数字时钟频率应该如何评估？	hanx 2023-11-2	11265	树欲静 2023-11-3 09:59
[转贴] 基于FPGA的几种排序算法	yangxuchen 2018-4-2	33470	MARKcz 2023-11-3 07:52
[原创] Xilinx ISE软件SYSTEM_JITTER时序约束参数的传递关系	innovation 2023-11-3	01552	innovation 2023-11-3 00:21
[资料] 数字IC设计流程-初学者必看	青衣_wangcn 2023-10-26	62368	沽名lnk 2023-11-2 10:19
[原创] 关于set_max_fanout的准确理解和说明精华1 ...2 3 4 5 6	doonny 2011-12-31	5446706	lzhj21 2023-11-2 09:51
[求助] GPU IC设计问题	许learner 2023-10-30	21645	许learner 2023-11-1 15:35
[讨论] EDA工具梳理（持续更新中）精华1 ...2 3 4 5 6	johnny1209 2012-3-11	5445553	zhizizhishou 2023-10-31 15:34
[原创] 【不忘出芯】一起学Verilog ...2	ic7x24 2019-4-29	1811987	User0797 2023-10-31 15:04
[求助] 如何在Verdi中快速定位到一个随机信号的第N个上升沿？	elec_zxm 2012-12-25	76102	BellaYang 2023-10-31 14:02
[求助] dc-path是什么	xiuxing056 2021-2-4	32852	飘飘出尘 2023-10-31 10:33
[原创] Malogic FPGA及CY7C68000 PCB 做了防盗版处理	dodoee 2023-10-31	0965	dodoee 2023-10-31 08:27
[原创] 请问今天刚下载的这个解压密码是什么谢谢各位大佬	zl_microElec 2023-10-28	21624	myl 2023-10-29 16:45
[求助] []中放变量的情况	花伴星空 2023-10-27	11545	JustdoitAbel 2023-10-28 17:13
[原创] 内推内推，数字前端	gerry1812 2023-7-9	32136	gerry1812 2023-10-28 16:54
[求助] DIFF ROM 如果更新里面的程序内容，需要改几层mask	8i8i9o9o 2023-10-27	21379	8i8i9o9o 2023-10-27 23:16
[求助] Ubuntu下VCS和Questasim密码失效问题	Ladd7 2023-10-27	11523	Ladd7 2023-10-27 22:25
[求助] 如何把HEX程序文件变成ROM，最后生成GDS文件？	8i8i9o9o 2023-10-16	61729	haydnzhang 2023-10-27 17:50
[求助] modelsim启动后弹窗：Error in startup script	廖甲申科 2023-10-24	11831	weiyishh 2023-10-27 17:10
[求助] vcs 警告 egrep obsolescent - [已解决]	smhr 2023-10-24	21692	smhr 2023-10-27 07:36
[求助] Perl在IC设计中有什么应用？ ...2	devindang 2023-5-25	134277	thjan65 2023-10-26 23:17
[求助] 使用modelsim不弹出波形图	无以致上 2023-10-26	01462	无以致上 2023-10-26 22:32
[讨论] 工程师心得--数字电路的实现精华3 ...2	deltacom 2014-1-3	1814789	Hyhpei 2023-10-26 18:14
[讨论] spyglass的警告	scutlee 2023-10-24	31636	liuguangxi 2023-10-26 16:55
[求助] lib库中area的影响 ...2	weena 2021-3-23	134834	李婷婷 2023-10-26 16:52
[原创] 两个剧牛的数字电路——异步时钟切换和倍频精华3 ...2 3 4 5 6..35	wice3 2007-1-25	344163023	lazawei 2023-10-26 15:39
[求助] vivado仿真命令	nullptr 2023-10-26	01240	nullptr 2023-10-26 14:44
[求助] Verilog 描述电路的时候，寄存器的时钟端口可以接非时钟信号吗？	Wade_ 2023-10-17	71834	kejiazhu 2023-10-26 11:41
[转贴] DC综合动态功耗优化之read saif	nirvana_pear 2023-10-26	01575	nirvana_pear 2023-10-26 10:05
[求助] verilog中if else和case语句有什么区别？ ...2 3 4 5 6..7	MohanGrace 2013-4-26	6354101	yasimi 2023-10-26 09:34
[求助] 请教寄存器配置的问题	Carl_0522 2023-10-22	52088	Carl_0522 2023-10-25 11:21
[求助] set_operating_condition的max/min怎么指定？	Rita_Jia 2023-10-24	11623	zero_0 2023-10-25 09:18

1 ... 67 68 69 707172 73 74 75 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31225|排名: 14

快速发帖

浏览过的版块

站长推荐 /2