用GTECH综合出的网表，如何仿真？

weihemin

除了分散的，还有一个gtech_lib.v

sky_5294

请问 ： gtech网表和代码怎么跑形式验证呢？

eerubbishtop

厉害

heidong123

你好，想问一下是如何把rtl综合出gtech网表的，我没有综合出来

set TOP DW02_mult
set file ~/*/${TOP}.v
set top ${TOP}
analyze -f verilog $file
elaborate ${TOP}
current_design ${TOP}
uniquify
set target_library gtech.db
#set link_library "* $target_library"
change_names -hierarchy -rule verilog
compile
write -h -f verilog -o ~/*/${TOP}_gtech.v
exit
##include gtech.v and *_gtech.v for FPGA synthesis