EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31144|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 66 67 68 697071 72 73 74 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] FPGA设计经验 ...2 3 4 5 6..10	jiang042211 2016-6-15	9736672	yungchan 2023-10-18 12:45
[求助] set_operating_conditions求助	加拉格 2023-10-17	11394	nirvana_pear 2023-10-18 09:20
[求助] 低功耗UPF，DC综合后仿真，retention单元不能恢复数据	多线程维生素 2023-8-15	82479	多线程维生素 2023-10-17 21:25
[求助] FPGA求助，有报酬！设计好的电路如何烧录到DE2-115 FPGA验证	8i8i9o9o 2023-10-2	41520	zhangyp 2023-10-17 19:47
[求助] FPGA 求助 200人民币1小时，按时付费	8i8i9o9o 2023-10-5	61709	zhangyp 2023-10-17 19:44
[招聘] 低功耗、音频产品类数字芯片设计，Base北京、上海、深圳	谁来帮看一下 2023-10-9	21493	谁来帮看一下 2023-10-17 19:03
[求助] power gating在DC时遇到的问题	ningyuan198 2023-10-14	61631	SGengiant 2023-10-17 11:59
[求助] assign延迟超过一个时钟周期时的问题	geek86 2023-10-16	31687	geek86 2023-10-17 09:29
[求助] 1个8KB的SRAM读写8次，和8个1KB的SRAM每个读写一次，哪个功耗更大？	helimpopo 2023-10-14	92002	zero_0 2023-10-16 15:14
[求助] tessent mbist repair功能外部fusebox方案中如果没有fusebox的tcd还能实现吗	zhaoqingyi13 2023-10-16	0999	zhaoqingyi13 2023-10-16 13:57
[原创] 一颗soc芯片，正常需要多少个架构师？	ZORA-ZORA 2023-10-14	11527	gerry1812 2023-10-14 20:33
[求助] 时序约束的问题：异步路径的约束,set_max_delay或set_data_check ?	61ping 2013-7-3	411122	songzhihe66 2023-10-14 00:00
[原创] 2023年了，为什么还要学USB ASIC设计？	dodoee 2023-10-7	42086	dodoee 2023-10-13 21:10
[求助] IC软件下载求助 - [已解决]	8i8i9o9o 2023-10-12	21455	西门村村 2023-10-13 19:56
[求助] 如何避免synplify综合时的信号名称变化 ...2	清扬如昀 2011-6-9	1713568	xhou 2023-10-13 14:12
[求助] 带ｕｐｆ文件的综合问题	SGengiant 2023-10-12	21176	SGengiant 2023-10-13 09:41
[求助] 逻辑综合工具DC的有哪些综合参数设置	thrallzy 2023-10-12	01251	thrallzy 2023-10-12 20:51
[原创] 为什么（WINDOWS版）Synplify2022-2019的综合结果，没有Synplify2018的好？	asaa 2023-10-8	21313	asaa 2023-10-12 19:17
[求助] UPF中.lib设isolation	fttftt1426 2023-9-1	11615	SGengiant 2023-10-12 17:16
[求助] 关于zynq的问题	nullptr 2023-10-12	0968	nullptr 2023-10-12 13:37
[转贴] DC综合之功耗优化流程(minpower flow)概述	nirvana_pear 2023-10-12	01400	nirvana_pear 2023-10-12 11:23
[求助] 组合逻辑信号assign赋值中包含的与或门数量有限制吗？	Outerman2000 2023-10-10	21358	Outerman2000 2023-10-11 19:52
[其它] 好课分享 - 【TW阳明交通大学×MoE】显示驱动电路 (2023 戴亚翔)	轩辕志瑜 2023-10-11	31918	leonken460 2023-10-11 18:48
[求助] 综合实现算前端序列还是后端？	YIGANDAHEIQIANG 2023-10-6	21446	Blando 2023-10-11 17:45
[其它] 好课分享 - 【TW清华大学×BoLedu】SoC系统级芯片设计实验 (2023秋赖瑾)	轩辕志瑜 2023-10-11	11884	PN_Allen 2023-10-11 09:43
[求助] 跪求文档 ARM R5F CSG & IM 两份文档 - [悬赏 200 信元资产]	IC.Michael 2023-10-10	01162	IC.Michael 2023-10-10 22:00
[转贴] coding style for datapath synthesis with DC	nirvana_pear 2023-10-10	01006	nirvana_pear 2023-10-10 10:23
[求助] dc2014版本和pt2013版本不兼容问题	Zwy303301659 2023-10-9	0838	ZhangWY-HIT-IC 2023-10-9 13:16
[求助] 数字电路中有增益的说法吗？	720lhy 2023-7-25	41775	OsrisGZY 2023-10-9 11:54
[求助] 标准单元库verilog仿真模型	belamy 2014-1-10	55302	fangwang85 2023-10-9 11:20
[求助] Synopsys PCIe控制器配置与驱动 - [悬赏 100 信元资产]	彼岸之花 2023-10-8	13259	saipolo 2023-10-9 10:51
[求助] 正在设计一个4选1的MUX	芯之所想 2023-10-8	72228	芯之所想 2023-10-9 10:17
[求助] 后仿真	fangwang85 2023-10-9	01246	fangwang85 2023-10-9 10:12
[讨论] post simulation 是asic design flow中必须的步骤么	PYGH 2023-1-19	72460	jinfeier 2023-10-9 08:36
[求助] 求助：异步时序约束set_max_delay的delay的值的大小怎么确定	wangqiuking 2023-6-5	21962	52927605@qq.com 2023-10-8 18:30

1 ... 66 67 68 697071 72 73 74 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31144|排名: 12

快速发帖

浏览过的版块

站长推荐 /1