数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31346|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 66 67 68 697071 72 73 74 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] error: too many initializers	sins17 2024-1-10	0927	sins17 2024-1-10 15:06
[资料] 如何以硬件思维看穿你的verilog ...2 3 4 5 6	MACROY 2018-1-23	5122285	sugarlovestudy 2024-1-10 14:11
[解决] 代码综合以后，资源没有or 不显示是什么原因 - [阅读权限 255]	西西在冰城 2024-1-10	0588	西西在冰城 2024-1-10 10:55
[解决] Verdi可以不通过vcs编译直接看code吗	kyaaaa 2024-1-9	22671	kyaaaa 2024-1-9 20:39
[求助] 纯组合逻辑的模块在时序路径中的约束	打不出空白 2024-1-9	11533	莫名晴天 2024-1-9 17:15
[求助] verilog的$display能控制打印字符的颜色吗 ...2	wenjohnny 2020-4-28	108118	Hillusionary 2024-1-9 13:28
Logical Effort Designing Fast CMOS Circuits ...2 3 4 5 6	superchip 2009-12-8	5016587	omnik 2024-1-9 11:40
[求助] 请问理想CIC滤波器是怎么计算的? - [已解决]	typhoon222 2023-11-16	41892	wufeng233 2024-1-9 10:34
[求助] 求教DC综合时设置input_delay与output_delay问题！	HADIST 2013-5-25	89386	AlexS 2024-1-8 16:24
[求助] 网表中时钟信号出现assign	hzdzkjly 2013-12-4	53883	iatach 2024-1-8 14:42
[原创] generate clk 定义在output port（PAD）上	iatach 2024-1-3	21543	iatach 2024-1-8 14:38
[求助] 【求助】关于encounter进行nanoroute布线时PIN无法连接的问题	喵咪呼噜love 2016-5-5	34338	stamp330 2024-1-8 14:32
[原创] 设了multicycle又设了异步会有啥情况出现	马奔 2024-1-8	11031	hxy2018 2024-1-8 12:04
[资料] AXI协议	Real__Madrid 2023-8-13	82524	yzwbb2013 2024-1-7 20:48
[求助] LVPECL共模输出电平问题	blacksemir 2015-12-13	76151	jincong 2024-1-7 00:06
[求助] pt中hold违例的情况与icc中不同的问题	aaaalei 2023-12-24	21495	zero_0 2024-1-5 17:32
[求助] 求dw pcie rp databook. 不是DM	helloamigos 2024-1-5	01126	helloamigos 2024-1-5 15:16
[求助] 求助！数字电路如何实现对数运算！！ ...2	xlt9999 2011-10-11	167274	liuguangxi 2024-1-5 14:21
[求助] VCS netlist仿真没有sdf反标怎么处理	zhijun_wang 2024-1-4	11088	zero_0 2024-1-5 12:16
[求助] 带macro的upf设计	SGengiant 2023-11-20	51674	SGengiant 2024-1-5 10:55
[求助] 数字滤波器怎么截取高低位让误差最小。	lizhaohong520@ 2012-5-7	56585	jason_vip1 2024-1-5 09:01
[求助] [求助][已解决]ICG后的网表仿真不过	关森陌 2020-6-22	55870	zhijun_wang 2024-1-4 17:59
[求助] 悬赏：数字抽取滤波器进行滤波后出现中心电平偏移 - [已解决] ...2	心向远方 2018-6-8	2010319	jason_vip1 2024-1-4 17:51
[求助] e指数和对数的verilog实现 ...2 3 4 5 6	zhangbinbin92 2014-8-6	5032586	是嘉人啦 2024-1-4 15:24
[求助] system verilog 向上取整函数$ceil无效	荆棘鸟OO 2020-11-23	69230	yorkt 2024-1-4 13:54
[求助] ddr4 x8 和x16 配置的区别	lewis.l.l 2023-12-4	21679	Nouins 2024-1-4 13:48
[求助] Verilog里面位宽[31:00]和[31:0]有什么区别？	helimpopo 2024-1-1	31731	lurenjie123 2024-1-4 10:49
[讨论] 各种ddr controller是什么情况？？	scutlee 2023-8-2	52342	scutlee 2024-1-3 18:30
[求助] 请问大家都是如何梳理代码的	jackyspy 2023-12-29	31701	出尘入世 2024-1-3 12:40
[求助] 用verilog实现加减法	混合江小白 2023-12-29	21744	出尘入世 2024-1-3 12:36
[求助] 关于触发器异步复位的问题	OneLastKiiss 2023-12-20	82122	出尘入世 2024-1-3 09:03
[讨论] SRAM nmos bug?	scutlee 2024-1-2	21474	scutlee 2024-1-2 18:35
[求助] sram的light sleep状态控制	SGengiant 2023-11-21	32068	SGengiant 2024-1-2 16:38
[求助] 求大家分享一个Spyglass和Lec-Conformal的脚本 ...2 3 4	关森陌 2019-6-25	3114712	flyskyseu 2024-1-2 15:31
[求助] 请教一下，eFlash里面的Row Redundancy应该怎么用？	临界 2023-12-25	21588	临界 2024-1-2 14:45

1 ... 66 67 68 697071 72 73 74 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31346|排名: 13

快速发帖

浏览过的版块

站长推荐 /2