关于触发器异步复位的问题

OneLastKiiss

如果有以下代码：其中b是同步信号，rstn是异步复位信号
always@(posedge clk or negedge rstn)
begin
    if(!rstn)
       if(b)  a<=1'b0;
       else   a<=1'b1;
    else    a<= 1'b0;
end
然而事与愿违，实际的电路是根本不带复位的一个触发器。

请问在同步电路设计里有这样一个东西存在会有潜在的问题或者说错误吗

Hillusionary

一个带复位的寄存器，在复位信号来的时候，是可以复位成0或者1的，但它只能是一种情况，要么复位成0，要么复位成1，并不会有带选择信号来选择复位成0或1.

子车天纵

你改改写法不就好了

Hillusionary

Hillusionary 发表于 2023-12-20 15:20
一个带复位的寄存器，在复位信号来的时候，是可以复位成0或者1的，但它只能是一种情况，要么复位成0，要么 ...

按照代码强行解释的话，可能是需要两个寄存器，一个寄存器复位成0，一个寄存器复位成1，然后在它俩后面用b信号来做选择，最终得到a的输出

OneLastKiiss

Hillusionary 发表于 2023-12-20 15:22
按照代码强行解释的话，可能是需要两个寄存器，一个寄存器复位成0，一个寄存器复位成1，然后在它俩后面用 ...

是的是的，工具选择了先对复位信号做一个运算，没有用两个触发器

Hillusionary

OneLastKiiss 发表于 2023-12-20 16:12
是的是的，工具选择了先对复位信号做一个运算，没有用两个触发器

按照你画的电路图来看，此时的异步复位信号将不再有异步的功能。因为在没有时钟的情况下，即使rst_n为0，reg的Q段也不会输出0

OneLastKiiss

Hillusionary 发表于 2023-12-22 11:26
按照你画的电路图来看，此时的异步复位信号将不再有异步的功能。因为在没有时钟的情况下，即使rst_n为0， ...

是的，和我写的代码是两个意思

Anturze

因为你描述的就是一个非异步

出尘入世

综合工具识别的异步复位输出是一个固定值，不会有变化，按照你的code写法，rstn时值是会发生变化，所以工具不会直接当成复位调用异步复位的fliflop