设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 如何以硬件思维看穿你的verilog

1 2 3 456 / 6 页下一页

发新帖

楼主: MACROY

[资料] 如何以硬件思维看穿你的verilog

发表于 2021-9-28 08:29:14 来自手机 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2021-9-28 18:10:12 | 显示全部楼层

谢谢分享~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-9-28 20:10:02 | 显示全部楼层

先下载来看看，谢谢

回复支持反对

发表于 2021-10-15 11:09:46 | 显示全部楼层

楼主好人

EETOP创芯人才网职位发布入口

回复支持反对

啦啦啦123456

发表于 2022-3-4 14:08:15 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-3-4 14:31:55 | 显示全部楼层

赞一个，多看些知识辅助模拟设计

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-3-9 16:07:08 | 显示全部楼层

学习一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-3-23 22:41:02 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-3-28 14:14:14 | 显示全部楼层

先赞再看，良好习惯

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2024-1-5 10:44:22 | 显示全部楼层

请问只是FPGA适用吗，能通用到ASIC的设计中吗

回复支持反对

1 2 3 456 / 6 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 09:18 , Processed in 0.019675 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表