在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 16335|回复: 51

[资料] 如何以硬件思维看穿你的verilog

[复制链接]
发表于 2018-1-23 16:31:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本书介绍了你的verilog代码是如何综合成硬件电路,以及怎样优化代码才能在速度,面积,功耗间取得平衡

高级FPGA设计 结构、实现和优化.part1.rar

10 MB, 下载次数: 607 , 下载积分: 资产 -4 信元, 下载支出 4 信元

高级FPGA设计 结构、实现和优化.part2.rar

10 MB, 下载次数: 528 , 下载积分: 资产 -4 信元, 下载支出 4 信元

高级FPGA设计 结构、实现和优化.part3.rar

10 MB, 下载次数: 498 , 下载积分: 资产 -4 信元, 下载支出 4 信元

高级FPGA设计 结构、实现和优化.part4.rar

5.67 MB, 下载次数: 1100 , 下载积分: 资产 -3 信元, 下载支出 3 信元

发表于 2018-1-23 18:31:34 | 显示全部楼层
111111111111111111
发表于 2018-1-23 21:26:21 | 显示全部楼层
thanks for sharing
发表于 2018-1-24 00:17:30 | 显示全部楼层
感谢楼主分享!
发表于 2018-2-1 11:25:27 | 显示全部楼层
谢谢谢谢谢谢,万分感谢
发表于 2018-2-1 14:11:54 | 显示全部楼层
回复 1# MACROY


   先学习了
发表于 2018-2-1 15:23:42 | 显示全部楼层
多谢分享
发表于 2018-2-1 18:14:29 | 显示全部楼层
回复 1# MACROY


   
    thanks for sharing
发表于 2018-2-1 18:55:11 | 显示全部楼层
看名字你就赢了,这笔钱该你赚。
发表于 2018-2-2 08:35:02 | 显示全部楼层
回复 1# MACROY


   thank u very much!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 03:58 , Processed in 0.021813 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表