在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 742|回复: 2

[原创] generate clk 定义在output port(PAD)上

[复制链接]
发表于 2024-1-3 08:25:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一个问题,如题,把generate clk定义在output port上(如*_div2,*_div4),用PT抽lib时,发现这个generate clk name会被rename成*_1 *_2,这样会导致block sdc无法集成给上层sys用,有没有办法保证这个clk name不改变。 这里提供下目前解决思路,用一个是否FLAT的变量控制:


if{$FLAT == 0} {
set CLK_NAME = "*_div2"
} else {
set CLK_NAME = "*_1"
}

但是我想从flow上解决这个问题,不知广大网友是否有思路;
发表于 2024-1-5 12:28:22 | 显示全部楼层
那就不定义在port上,定义在internal leaf pin上是一样的
 楼主| 发表于 2024-1-8 14:38:49 | 显示全部楼层
本帖最后由 iatach 于 2024-1-8 18:34 编辑


zero_0 发表于 2024-1-5 12:28
那就不定义在port上,定义在internal leaf pin上是一样的


已解决,感谢;方案:输出信号加一个dont touch BUF再接到port上,将generate clk定义在DONTOUCH BUF上(即 internal leaf cell pin上)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 16:58 , Processed in 0.014485 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表