脉冲拖尾

icccccccc

求助一下，为啥40m的和40m相移24度的时钟相与，出来的脉冲会有拖尾呢，而且出来的幅度也不高，电平标准是lvcmos33.fpga是紫光的25g。

harry_hust

首先需要一个原 40M 的输出，并且输出到同一个 IO 看看波形质量；
其次需要看看此 FPGA IO 的特性，支持的最高频率，上升时间和下降时间；
还需要看外围电路，是否有外挂电容电阻；
逻辑上，如何保证两个时钟的相位关系是24？这两个时钟是否都在时钟网上？