设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 时序逻辑电路怎么设置他的初始状态
返回列表 发新帖
查看: 517|回复: 1

[求助] 时序逻辑电路怎么设置他的初始状态

[复制链接]
想学ic
发表于 2023-11-20 16:24:34 | 显示全部楼层 |阅读模式
300资产
这题的电路我是画出来了，用三个维持阻塞D触发器构成的一个自启动，波形图也没啥问题，唯一的大问题是无法给到题目要求的初始状态，纠结了好多天试过RS复位电路，想用复位端控制D触发器的SR的强制端，在cmos里面好像构成了没什么效果，求助！
回复

举报

想学ic
 楼主| 发表于 2023-11-20 16:28:30 | 显示全部楼层
题目附上
8HQ5VM3Z@ND6D}9UMVL7)0G.png
QQ截图20221222130937.png
EETOP创芯人才网简历投递入口
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 01:59 , Processed in 0.017098 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表