inout端口如何进行时序约束,这样对吗
set_input_delay -max 5 -clock clk [remove_from_collection [all_inputs] [get_ports clk]] set_input_delay -min 2 -clock clk [remove_from_collection [all_inputs] [get_ports clk]] set_output_delay -max 5 -clock clk [all_outputs] set_output_delay -min 2 -clock clk [all_outputs] 这样的话,我在形式验证时,有双向端口错误。 如果不对,应该如何设置这个约束
|