在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: linghuqiubai

[求助] Vivado的debug core怎么用?

[复制链接]
发表于 2017-3-18 15:46:37 | 显示全部楼层
回复 40# qladxk2008
这个问题您是怎么解决的啊?我也遇到了类似的问题,看到各位说是时钟的问题,但是我不知道时钟怎么修改啊?能具体讲解一下吗?这幅是我自己的框架图。求指点! 微信截图_20170318154626.png
 楼主| 发表于 2017-3-21 17:54:08 | 显示全部楼层
回复 41# niuniu1022

你试试直接用外部输入的时钟(可经过时钟buf)作为ila的clk,不要用其它模块产生的时钟。
发表于 2017-3-21 20:00:18 | 显示全部楼层
支持楼主
发表于 2018-1-3 13:51:31 | 显示全部楼层
我的工程也是这种情况,上周还好好的,这周来就不行了。
vivado 2016.2
发表于 2018-3-1 19:12:42 | 显示全部楼层
;我也遇到这个问题 一直解不了,请求支援 qq 544749116
发表于 2018-11-8 19:53:19 | 显示全部楼层
see see
发表于 2021-5-19 15:21:01 | 显示全部楼层


qladxk2008 发表于 2017-1-11 10:41
这个问题是时钟引起的。
当bit file program完成之后,fpga/vivado会自动检测ila的clock是否存在,如果不存 ...


这个回答靠谱
发表于 2023-12-5 21:45:10 | 显示全部楼层
CLK时钟:free running clock
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:12 , Processed in 0.028973 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表