在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 859|回复: 4

[求助] 延迟单元电路

[复制链接]
发表于 2023-11-27 15:33:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚入研一,导师让我复现一篇论文中的电路图,想问问图中的Z^(-1)模块应该如何用电路图实现呀,查了很多文献发现文献中都没有该电路图的介绍,应该是个很基础的结构吧,求大神不吝赐教

                               
登录/注册后可看大图


发表于 2023-11-28 14:19:19 | 显示全部楼层
dff打一拍
发表于 2023-11-28 15:30:12 | 显示全部楼层
alway@(posedge clk or negedge rstn)begin
if(~rstn)begin
dff_o<=0;
end else begin
dff_o<=dff_i;
end
end
 楼主| 发表于 2023-11-28 21:22:18 | 显示全部楼层


就是类似于移位寄存器了哈,我现在又在看零极点系统,这个延迟单元(1/Z)加上加法器的传输函数正好是低通滤波器的传输函数,那么可不可以把延迟单元和加法器在一块用一个低通滤波器实现呢
 楼主| 发表于 2023-11-29 13:59:38 | 显示全部楼层


avatarof1 发表于 2023-11-28 15:30
alway@(posedge clk or negedge rstn)begin
if(~rstn)begin
dff_o


感谢感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 07:12 , Processed in 0.019391 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表