在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1461|回复: 3

[求助] 如何让design compiler生成全小写的名称

[复制链接]
发表于 2022-1-11 08:57:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在用DC生成的网表里面有大写有小写,甚至有大小写重复的网线,比如有N10也有n10。在一些工具里面处理起来就有问题。
不知道有没有选项让DC只产生全小写的网线名?


发表于 2022-1-11 09:13:50 | 显示全部楼层
什么全小写,不是你rtl啥名字他就啥名字吗
发表于 2022-1-11 09:27:20 | 显示全部楼层
应该是大小写不敏感的设置
发表于 2024-1-23 10:19:48 | 显示全部楼层
我也遇到一樣的問題 就算calibre可以打開"layout case" "yes";"source case" "yes"驗過LVS,可是到后仿還是會一樣遇到,只能在DC的時候改嗎? 請問有試過在PR的TOOL重新命名嗎?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 12:54 , Processed in 0.018861 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表