EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 59 60 61 626364 65 66 67 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Verilog里面位宽[31:00]和[31:0]有什么区别？	helimpopo 2024-1-1	31495	lurenjie123 2024-1-4 10:49
[讨论] 各种ddr controller是什么情况？？	scutlee 2023-8-2	52086	scutlee 2024-1-3 18:30
[求助] 请问大家都是如何梳理代码的	jackyspy 2023-12-29	31500	出尘入世 2024-1-3 12:40
[求助] 用verilog实现加减法	混合江小白 2023-12-29	21570	出尘入世 2024-1-3 12:36
[求助] 关于触发器异步复位的问题	OneLastKiiss 2023-12-20	81868	出尘入世 2024-1-3 09:03
[讨论] SRAM nmos bug?	scutlee 2024-1-2	21271	scutlee 2024-1-2 18:35
[求助] sram的light sleep状态控制	SGengiant 2023-11-21	31783	SGengiant 2024-1-2 16:38
[求助] 求大家分享一个Spyglass和Lec-Conformal的脚本 ...2 3 4	关森陌 2019-6-25	3113857	flyskyseu 2024-1-2 15:31
[求助] 请教一下，eFlash里面的Row Redundancy应该怎么用？	临界 2023-12-25	21400	临界 2024-1-2 14:45
[求助] Modelsim仿真报错--变量未定义	时间在走人在变 2023-12-28	31529	时间在走人在变 2024-1-2 14:03
[原创] SpinalHDL一门真正具备生产力的HDL开发框架 ...2 3	goco 2020-6-23	2322288	rass 2024-1-2 11:29
[讨论] 数字设计里需要的模拟电路知识	BellaYang 2023-12-25	81736	kyaaaa 2024-1-2 10:37
[资料] 图书：Systemc: From the Ground Up, Second Edition Springer ...2	icstroller 2016-7-29	168654	im.leo 2024-1-1 16:22
[原创] AHB_SRAM_CTRL ...2 3	littbi 2020-5-3	219041	cmmjava 2023-12-29 12:18
[求助] 片上sram使用疑惑 - [悬赏 20 信元资产]	GloriaMoran 2023-12-28	41845	GloriaMoran 2023-12-29 10:37
[求助] 研二学生，不知道学习什么来找工作	海神波塞冬 2023-11-4	82017	767781537 2023-12-28 16:33
[求助] 求助，本人在做三阶调制器时遇到积分器输出过大的问题求助各位帮忙看看是那的问题 ...2	大容子 2023-12-26	112435	gtfei 2023-12-28 11:33
[求助] 脉冲拖尾 - [悬赏 200 信元资产]	icccccccc 2023-12-28	11347	harry_hust 2023-12-28 10:50
[求助] t28nm工艺库怎么计算综合的门级数	蒋蒋xy 2023-10-21	41894	霍格沃兹 2023-12-27 11:10
[求助] 请问Tessent mbist和LV flow里区别大吗？	黑崎一护776 2018-7-20	67275	ethanethan2021 2023-12-27 10:41
[求助] Synopsys的dc使用smic18工艺库综合出来的面积单位是什么？ - [售价 30 信元资产]	zzw_2000 2023-12-27	2960	zzw_2000 2023-12-27 10:38
谁有Libero IDE v5.0或Libero IDE v2.3的License或破解呀! ...2	add 2003-11-20	117489	xqj8595 2023-12-25 16:30
[求助] 请问这是什么结构，该如何分析	Mrikato 2023-12-24	81449	BJTUWKF 2023-12-25 12:50
[求助] 关于分频时钟用来的抽取采样的问题	COOL_红冰 2023-12-22	51336	haimo 2023-12-25 11:14
[求助] LEC时DW IP要怎么处理？ - [悬赏 100 信元资产]	flyskyseu 2023-12-21	51755	flyskyseu 2023-12-25 09:40
[原创] 从以太网或者wifi进来的数据CPU 如何接收？	badegg3 2023-12-17	102130	atsga 2023-12-24 23:44
[求助] 挖矿算法verilog实现求助 - [阅读权限 255]	伏黑甚尔 2023-12-24	0238	伏黑甚尔 2023-12-24 23:06
[求助] 求《数字设计和计算机体系结构》习题答案	费米能级 2023-12-24	0859	费米能级 2023-12-24 20:03
[求助] pt中check_timing报出有endpoint没有max delay，在dc中则没有报出	aaaalei 2023-12-24	0904	aaaalei 2023-12-24 17:40
[求助] 多核垂直堆叠,多核电压堆叠，电压堆叠，简单多核实现求助 - [阅读权限 255]	伏黑甚尔 2023-12-24	0166	伏黑甚尔 2023-12-24 11:06
[资料] The_Zynq_Book_ebook_chinese ...2	chenjun1234 2017-7-25	147649	cah07 2023-12-24 10:13
[求助] 用GTECH综合出的网表，如何仿真？ ...2	jimmy817 2016-1-13	1310624	heidong123 2023-12-23 17:20
[求助] 二进制小数除法怎么设计成并行电路？	Wade_ 2023-12-22	21474	jiangnaner 2023-12-22 19:27
[讨论] NCVerilog調用C出現錯誤:ncsc_run: *E,TBBLDF: Failed to generate object	tezhi 2018-1-4	23452	MengMeow 2023-12-22 15:41
[求助] 大佬进来，这种时序如何分析	Anturze 2023-12-21	11219	愤斗的香蕉 2023-12-22 10:16

1 ... 59 60 61 626364 65 66 67 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

快速发帖

浏览过的版块

站长推荐 /1