在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 逻辑综合工具DC的有哪些综合参数设置 thrallzy 2023-10-12 01008 thrallzy 2023-10-12 20:51
[原创] 为什么(WINDOWS版)Synplify2022-2019的综合结果,没有Synplify2018的好? asaa 2023-10-8 21018 asaa 2023-10-12 19:17
[求助] UPF中.lib设isolation fttftt1426 2023-9-1 11306 SGengiant 2023-10-12 17:16
[求助] 关于zynq的问题 nullptr 2023-10-12 0865 nullptr 2023-10-12 13:37
[转贴] DC综合之功耗优化流程(minpower flow)概述 nirvana_pear 2023-10-12 01199 nirvana_pear 2023-10-12 11:23
[求助] 组合逻辑信号assign赋值中包含的与或门数量有限制吗? Outerman2000 2023-10-10 21085 Outerman2000 2023-10-11 19:52
[其它] 好课分享 - 【TW阳明交通大学×MoE】显示驱动电路 (2023 戴亚翔) 轩辕志瑜 2023-10-11 31563 leonken460 2023-10-11 18:48
[求助] 综合实现算前端序列还是后端? 新人帖 YIGANDAHEIQIANG 2023-10-6 21117 Blando 2023-10-11 17:45
Quartusii8.1 和 ISE10.1自带的 IP Core破解方法  ...23456..8 iamlaomeng 2009-7-2 7235828 murphy522 2023-10-11 14:53
[其它] 好课分享 - 【TW清华大学×BoLedu】SoC系统级芯片设计实验 (2023秋 赖瑾) 轩辕志瑜 2023-10-11 11616 PN_Allen 2023-10-11 09:43
悬赏 [求助] 跪求文档 ARM R5F CSG & IM 两份文档 - [悬赏 200 信元资产] IC.Michael 2023-10-10 0946 IC.Michael 2023-10-10 22:00
[转贴] coding style for datapath synthesis with DC nirvana_pear 2023-10-10 0833 nirvana_pear 2023-10-10 10:23
[求助] dc2014版本和pt2013版本不兼容问题 Zwy303301659 2023-10-9 0701 ZhangWY-HIT-IC 2023-10-9 13:16
[求助] 数字电路中有增益的说法吗? 新人帖 720lhy 2023-7-25 41436 OsrisGZY 2023-10-9 11:54
[求助] 标准单元库verilog仿真模型 belamy 2014-1-10 54888 fangwang85 2023-10-9 11:20
悬赏 [求助] Synopsys PCIe控制器配置与驱动 - [悬赏 100 信元资产] 彼岸之花 2023-10-8 12515 saipolo 2023-10-9 10:51
[求助] 正在设计一个4选1的MUX attach_img 芯之所想 2023-10-8 71773 芯之所想 2023-10-9 10:17
[求助] 后仿真 fangwang85 2023-10-9 01014 fangwang85 2023-10-9 10:12
[讨论] post simulation 是asic design flow中必须的步骤么 PYGH 2023-1-19 72107 jinfeier 2023-10-9 08:36
[求助] 求助:异步时序约束set_max_delay的delay的值的大小怎么确定 新人帖 wangqiuking 2023-6-5 21691 52927605@qq.com 2023-10-8 18:30
[求助] 寻找 PowerVR ISP V2500 IP 资料,可交换其他资料. 要工作 2023-10-8 0759 要工作 2023-10-8 14:57
[原创] 外企 做IP设计 急需做IP的FAE或者芯片数字设计工程师 微电子猎头 2023-10-8 21235 微电子猎头 2023-10-8 11:11
[求助] -minimun_compression N影响Tmax报告的coverage值么 PYGH 2023-10-7 0901 PYGH 2023-10-7 20:53
[资料] 王金明-Verilog HDL程序设计教程 attachment 废柴笨蛋 2022-8-31 22371 wonder307 2023-10-7 15:38
[讨论] DC中怎样将mapped的netlist转换为GTECH netlist? 河源皮 2019-9-29 43023 eerubbishtop 2023-10-7 14:44
[求助] dc综合的dct模式下各种warning的出现原因及解决方法 Zwy303301659 2023-10-7 01381 张文宇159636 2023-10-7 14:39
[原创] 华为mate60pro的soc是用smic自研的7nm??? Simon_Z 2023-8-29 11354 zhanweisu33 2023-10-7 13:41
[求助] FIFO的反压水线、丢包水线以及深度 新人帖 liangzhongxin 2023-10-7 01389 liangzhongxin 2023-10-7 11:12
[求助] 找工作求内推 新人帖 zhengpeng-ic 2023-10-5 31214 zhengpeng-ic 2023-10-5 22:32
[求助] 数字ic设计中关于片外dram真实的物理接口和其他协议接口的连接问题 Zwy303301659 2023-10-5 11051 张文宇159636 2023-10-5 21:34
[求助] DC综合不通过显示Warning: Value of function 'max1' is used before being assigned 新人帖 辣椒小魔王 2023-10-5 0648 辣椒小魔王 2023-10-5 16:54
[求助] zynq读取sd卡数据到ddr的问题 nullptr 2023-10-5 01196 nullptr 2023-10-5 15:49
[原创] pcie phy 物理层实现 verilog代码 attach_img 2609811840 2021-6-28 74351 calmqing 2023-10-4 14:59
[求助] 怎么批量删除RTL Code “//...." /*.....*/ 等注释  ...2 PYGH 2023-3-3 133075 PYGH 2023-10-4 14:43
[求助] SCAN CHAIN NUMBER 不能设为1 PYGH 2023-10-4 0888 PYGH 2023-10-4 14:38
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-15 05:35 , Processed in 0.027438 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块