EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31118|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 55 56 57 585960 61 62 63 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 有没有QSPI原版的协议文档分享一下	mysoul 2021-7-20	74289	infortrans 2024-1-26 08:42
[求助] veriloga能读文件吗？ ...2 3	调皮捣蛋 2023-3-16	215652	ericking0 2024-1-26 08:28
[求助] tessent 扫描链插入出错。请各位帮忙看一下什么原因，谢谢。	lzx20000122 2024-1-11	31834	Lentau 2024-1-25 21:51
[求助] 使用customsim(xa)+vcs跑cosim出现错误	zu00478633 2024-1-25	1936	endlesss 2024-1-25 17:43
[求助] 进行带upf的dc综合时报UPF-541错误 ...2	orlye 2013-6-25	1918114	hamandu 2024-1-25 12:01
[求助] 学生求助，Verilog代码报错	2558966080 2024-1-24	61372	2558966080 2024-1-25 10:52
[资料] vietex5 507相关资料官网上的	清水潇湘 2014-6-30	32750	leejohannes 2024-1-24 16:02
[求助] Vivado17.4使用	dearhero 2018-7-1	22531	dearhero 2024-1-24 15:00
[求助] 求助,在HDLbits上练习,这个代码不知道错哪了	2558966080 2024-1-22	51381	2558966080 2024-1-24 10:29
[原创] SpyGlass_MoreLintRules_Reference ...2	kevin.yang0922 2021-6-9	167252	dreamfly123123 2024-1-23 17:33
[资料] Huawei goes global (2020 springer讨论华为的书)	juhuapaul 2021-3-20	93769	wangchenglong 2024-1-23 16:13
[资料] Integrating Slang Linter into the Vim ALE	AlvinRolling 2024-1-23	01090	AlvinRolling 2024-1-23 13:28
[求助] [Formality]验证的器件不一致	LQY2000 2024-1-23	01564	LQY2000 2024-1-23 11:15
[求助] 如何让design compiler生成全小写的名称	sharpmental1979 2022-1-11	32518	jeannyhuang 2024-1-23 10:19
[求助] 了解了协议之后怎么设计代码？	dl1048485049 2024-1-18	31387	zhx_sm 2024-1-22 17:56
[求助] sifive的 riscv debug协议的0.11版本和0.13版本兼容吗？	自复兴 2024-1-22	0883	自复兴 2024-1-22 17:19
[讨论] Verilog中状态机编码方式的选择：二进制编码、格雷码编码、独热码编码	besideyou 2015-10-5	85661	Anna_sophia 2024-1-22 16:08
[求助] 闭环流水线循环该如何编写代码c++	sins17 2024-1-22	01005	sins17 2024-1-22 15:47
[原创] CCIX Subsystem	iamtony 2022-1-30	52957	苍穹521earth 2024-1-22 15:09
[原创] BT5.4 Release_Note	qianqian123 2024-1-20	31252	qianqian123 2024-1-22 14:14
[求助] 关于Vivado 自带的MIG AXI4接口DDR 控制器example desgin的疑问	矿工联盟盟主 2024-1-21	51921	ht_lch 2024-1-22 13:41
[讨论] 小规模ASIC芯片架构如何设计？可通过接口进行参数配置	helimpopo 2024-1-10	51531	fuxugang 2024-1-22 10:14
[求助] 估值10+亿SSD存储主控芯片设计公司急招 SSD项目经理PM 60W	shearerliu 2024-1-21	01011	shearerliu 2024-1-21 16:21
[资料] FPGA设计实战.pdf 发书 ...2 3 4 5 6..7	zx5290 2016-12-13	6420026	liguchu 2024-1-20 09:22
[资料] 共享Altera比较老的IP解密工具	doomsten 2013-5-16	96751	qiao982 2024-1-20 00:47
[资料] 通向FPGA之路---七天玩转Altera之基础篇V1.0	zjllh 2015-7-7	72959	qiao982 2024-1-20 00:45
[资料] FPGA 设计方法分析 ...2 3	小相 2016-6-21	218333	qiao982 2024-1-20 00:39
[资料] FPGA资料，与大家分享	ZTL_xiao 2016-5-6	83054	qiao982 2024-1-20 00:33
[求助] Xilinx Vivado 18.3 DDR3 MIG IP with AXI4 interface 写入功能错乱	矿工联盟盟主 2024-1-15	62051	矿工联盟盟主 2024-1-19 15:38
[求助] modelsim中全局宏定义如何设置	xdf666 2024-1-18	11696	liuguangxi 2024-1-18 20:57
[资料] An Overview of DPD Algorithm and Techniques ...2	691564736 2013-5-25	169444	etopjp 2024-1-17 20:46
[求助] 关于sram设计的疑惑	justicelin 2023-12-31	31572	临界 2024-1-17 19:34
[求助] 每位累加求和简便写法？	xdf666 2024-1-17	31959	xdf666 2024-1-17 17:11
[求助] lec 如何在逻辑锥中穿过 unmapping 的 latch	温柔阴影 2024-1-17	0889	温柔阴影 2024-1-17 11:13
[求助] 问下大家都用什么软件来画verilog波形图啊	hjacky2010 2015-2-9	84157	harry_hust 2024-1-17 09:33

1 ... 55 56 57 585960 61 62 63 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31118|排名: 10

快速发帖

浏览过的版块

站长推荐 /1