设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › CDR中双D鉴频鉴相器问题请教
返回列表 发新帖
查看: 3332|回复: 7

[求助] CDR中双D鉴频鉴相器问题请教

[复制链接]
fluxay08
发表于 2020-12-21 18:25:44 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 fluxay08 于 2020-12-24 10:07 编辑

请问下各位，CDR中双D PFD结构，clk_ref和clk_div是D触发器的时钟源，clk_div来自VCO分频，那clk_ref来自哪里了？直接把数据当做时钟输入吗？数据需要做降速处理后当做clk_ref直接打给触发器吗？（一般PFD的框图里面都是把data_in直接传递给PFD）  这里不太明白，麻烦专家们帮忙解释下。
回复

举报

l13787908861
发表于 2020-12-21 19:06:39 | 显示全部楼层
路过学习，很实用，谢谢分享。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fluxay08
 楼主| 发表于 2020-12-21 20:07:19 | 显示全部楼层
补一下图 image.png
回复 支持 反对

举报

l13787908861
发表于 2020-12-22 08:22:57 | 显示全部楼层
路过学习，很实用，谢谢分享。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

二毛打球
发表于 2020-12-22 09:27:21 | 显示全部楼层
clk_ref为参考时钟频率，clk_div为VCO输出频率再分频之后的频率，这两个信号经过PFD比较，出UP/DOWN信号控制CP的充放电，来控制VCO的控制电压，从而控制频率；数据不会降频，直接被VCO输出的clk进行采样。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fluxay08
 楼主| 发表于 2020-12-22 14:02:35 | 显示全部楼层
本帖最后由 fluxay08 于 2020-12-24 10:08 编辑


二毛打球 发表于 2020-12-22 09:27
clk_ref为参考时钟频率，clk_div为VCO输出频率再分频之后的频率，这两个信号经过PFD比较，出UP/DOWN信号控 ...


vco不是要跟踪data的翻转来捕获内嵌的时钟信息吗？我理解的是data要与vco的分频时钟进行鉴频鉴相，如果“clk_ref为参考时钟频率，clk_div为VCO输出频率再分频之后的频率，这两个信号经过PFD比较”，那岂不是没有跟踪data的内嵌时钟？完全是一个独立的pll
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Eric.luo
发表于 2022-11-30 09:27:07 | 显示全部楼层
问下：参考时钟和分频后的时钟，二者的频率差值有一定范围要求吗？有没有说法说频率差太多，无法鉴相的说法？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xuwenwei
发表于 2024-5-13 10:17:54 | 显示全部楼层
请问 楼主 这个问题解决了吗 CDR 有ref clk 和 无ref clk的区别是什么
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 16:26 , Processed in 0.034243 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表