在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] 基于Xilinx CMT设计低抖动的高性能时钟 innovation 2023-11-13 0998 innovation 2023-11-13 01:55
[原创] 【报错解决】ERROR: [VRFC 10-3516] mismatch in closing label 新人帖 wx321 2023-11-12 01200 wx321 2023-11-12 15:24
[求助] Innovus中如何设置布线限制 LQY2000 2023-11-7 21630 Lotusy 2023-11-11 15:47
[原创] 外企 5年SOC前端设计经验 微电子猎头 2023-11-9 01341 微电子猎头 2023-11-11 00:23
[求助] 关于GTECH网表中reg pin口的疑问? 又来长脑了 2023-11-8 21138 chentb1990 2023-11-10 17:14
[求助] 关于PLL约束问题 又来长脑了 2023-11-8 11054 zero_0 2023-11-10 12:21
[求助] 关于时钟门控和分频的SDC约束问题 又来长脑了 2023-11-8 11290 zero_0 2023-11-10 12:19
[求助] 关于全分频电路时序约束问题 又来长脑了 2023-11-9 11152 zero_0 2023-11-10 12:04
[转贴] 转:DC综合静态功耗优化与功耗密度 nirvana_pear 2023-11-2 11337 霍格沃兹 2023-11-9 17:39
[资料] MIPI I3C白皮书 attachment  ...234 dianfengqishi 2017-5-23 3616078 霍格沃兹 2023-11-9 17:15
[招聘] 准上市公司急需一位数字设计大牛 Tommy22333 2023-11-9 01129 Tommy22333 2023-11-9 14:00
[原创] 重新布局布线后 entepino 2023-11-8 11156 icdane 2023-11-9 00:35
VLSI tutorial attachment icdane 2009-10-3 52882 igolaps 2023-11-8 19:38
[求助] .18工艺中的Un*cox的值怎么看? zhang494903066 2012-11-21 23819 changqianjun 2023-11-8 15:01
[求助] FPGA测试想转设计该怎么学习? 石昊 2023-10-24 11329 dodoee 2023-11-7 20:53
[招聘] 找MCU芯片开发工程师 esin2023 2023-10-24 11450 dodoee 2023-11-7 20:49
[求助] 静态时序分析的问题 geek86 2023-11-7 21298 2046 2023-11-7 20:45
[求助] 大家更喜欢CMOS接口还是LVDS接口 bartuc 2014-9-17 810037 何难 2023-11-7 15:29
[求助] 求助,linux下modelsim license的问题  ...23456..7 terrylizi 2010-1-23 6942677 bahramrn 2023-11-7 00:34
[求助] 数字电路实现BNN(二值化神经网络)的可能性 GloriaMoran 2023-8-22 41483 GloriaMoran 2023-11-6 20:52
[求助] 什么是Golden PLL?这里的Golden怎么理解? wang16306 2013-3-30 66467 zhanweisu33 2023-11-6 13:57
[求助] 关于SDC中时钟定义问题? 又来长脑了 2023-11-3 21209 又来长脑了 2023-11-6 10:05
[求助] 问一下高手,如何从菜鸟提高FPGA能力?  ...2 reconfig_alic 2012-6-1 144904 Wilfrid2000 2023-11-5 22:46
[求助] 近阈值技术,最高可以做到多少MHz的主频了? orientview 2023-11-5 0942 orientview 2023-11-5 10:19
[求助] EFUSE在干什么用的?和OTP又有什么关系?  ...2 109010118 2015-4-1 1434544 Wade_ 2023-11-3 17:42
[求助] DC综合:[current_design] 包含的设计对象 Wade_ 2023-11-3 41607 Wade_ 2023-11-3 17:19
[求助] 项目的数字时钟频率应该如何评估? hanx 2023-11-2 11081 树欲静 2023-11-3 09:59
[转贴] 基于FPGA的几种排序算法 yangxuchen 2018-4-2 33086 MARKcz 2023-11-3 07:52
[原创] Xilinx ISE软件SYSTEM_JITTER时序约束参数的传递关系 innovation 2023-11-3 01221 innovation 2023-11-3 00:21
[资料] 数字IC设计流程-初学者必看 新人帖 attachment 青衣_wangcn 2023-10-26 61920 沽名lnk 2023-11-2 10:19
[原创] 关于set_max_fanout的准确理解和说明 digest  ...23456 doonny 2011-12-31 5443349 lzhj21 2023-11-2 09:51
[求助] GPU IC设计问题 许learner 2023-10-30 21314 许learner 2023-11-1 15:35
[讨论] EDA工具梳理(持续更新中) digest agree  ...23456 johnny1209 2012-3-11 5442430 zhizizhishou 2023-10-31 15:34
[原创] 【不忘出芯】一起学Verilog 新人帖  ...2 ic7x24 2019-4-29 1811191 User0797 2023-10-31 15:04
[求助] 如何在Verdi中快速定位到一个随机信号的第N个上升沿? elec_zxm 2012-12-25 75665 BellaYang 2023-10-31 14:02
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 00:52 , Processed in 0.028511 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块