EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 58 59 60 616263 64 65 66 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] gcc吞语句问题	realom 2023-11-17	11174	AlvinRolling 2024-1-11 20:34
[求助] 怎么在Modelsim里使用Notepad++	nuobeierjiang 2023-11-15	21421	AlvinRolling 2024-1-11 20:32
[求助] Synopsys综合前RTL级功耗仿真	南波湾001 2023-12-6	21636	AlvinRolling 2024-1-11 20:24
[求助] 数字电路如何从门级反推行为级	Mrikato 2024-1-2	31371	AlvinRolling 2024-1-11 20:12
[求助] vcs编译时钟频率求助	Aaronlmy 2023-12-29	21450	AlvinRolling 2024-1-11 20:11
[求助] POR和BOR的区别	Alex_Liu95 2024-1-10	12971	freemanhans 2024-1-11 16:46
[求助] AHB总线multi-cycle问题 ...2	jiajie0628 2021-6-15	145958	zsj230713 2024-1-11 10:31
[解决] Verdi打开filelist问题	kyaaaa 2024-1-10	42227	kyaaaa 2024-1-10 17:23
[原创] 基于FPGA的千兆以太网UDP 硬件协议栈精华3 ...2 3 4 5 6..16	eebinqiu 2016-2-15	15975534	im.leo 2024-1-10 16:45
[求助] error: too many initializers	sins17 2024-1-10	0833	sins17 2024-1-10 15:06
[资料] 如何以硬件思维看穿你的verilog ...2 3 4 5 6	MACROY 2018-1-23	5120871	sugarlovestudy 2024-1-10 14:11
[解决] 代码综合以后，资源没有or 不显示是什么原因 - [阅读权限 255]	西西在冰城 2024-1-10	0588	西西在冰城 2024-1-10 10:55
[解决] Verdi可以不通过vcs编译直接看code吗	kyaaaa 2024-1-9	22368	kyaaaa 2024-1-9 20:39
[求助] 纯组合逻辑的模块在时序路径中的约束	打不出空白 2024-1-9	11385	莫名晴天 2024-1-9 17:15
[求助] verilog的$display能控制打印字符的颜色吗 ...2	wenjohnny 2020-4-28	107689	Hillusionary 2024-1-9 13:28
Logical Effort Designing Fast CMOS Circuits ...2 3 4 5 6	superchip 2009-12-8	5015518	omnik 2024-1-9 11:40
[求助] 请问理想CIC滤波器是怎么计算的? - [已解决]	typhoon222 2023-11-16	41615	wufeng233 2024-1-9 10:34
[求助] 求教DC综合时设置input_delay与output_delay问题！	HADIST 2013-5-25	89072	AlexS 2024-1-8 16:24
[求助] 网表中时钟信号出现assign	hzdzkjly 2013-12-4	53696	iatach 2024-1-8 14:42
[原创] generate clk 定义在output port（PAD）上	iatach 2024-1-3	21326	iatach 2024-1-8 14:38
[求助] 【求助】关于encounter进行nanoroute布线时PIN无法连接的问题	喵咪呼噜love 2016-5-5	34121	stamp330 2024-1-8 14:32
[原创] 设了multicycle又设了异步会有啥情况出现	马奔 2024-1-8	1893	hxy2018 2024-1-8 12:04
[资料] AXI协议	Real__Madrid 2023-8-13	82277	yzwbb2013 2024-1-7 20:48
[求助] LVPECL共模输出电平问题	blacksemir 2015-12-13	75911	jincong 2024-1-7 00:06
[求助] pt中hold违例的情况与icc中不同的问题	aaaalei 2023-12-24	21319	zero_0 2024-1-5 17:32
[求助] 求dw pcie rp databook. 不是DM	helloamigos 2024-1-5	01013	helloamigos 2024-1-5 15:16
[求助] 求助！数字电路如何实现对数运算！！ ...2	xlt9999 2011-10-11	166790	liuguangxi 2024-1-5 14:21
[求助] VCS netlist仿真没有sdf反标怎么处理	zhijun_wang 2024-1-4	1941	zero_0 2024-1-5 12:16
[求助] 带macro的upf设计	SGengiant 2023-11-20	51475	SGengiant 2024-1-5 10:55
[求助] 数字滤波器怎么截取高低位让误差最小。	lizhaohong520@ 2012-5-7	56322	jason_vip1 2024-1-5 09:01
[求助] [求助][已解决]ICG后的网表仿真不过	关森陌 2020-6-22	55555	zhijun_wang 2024-1-4 17:59
[求助] 悬赏：数字抽取滤波器进行滤波后出现中心电平偏移 - [已解决] ...2	心向远方 2018-6-8	209721	jason_vip1 2024-1-4 17:51
[求助] e指数和对数的verilog实现 ...2 3 4 5 6	zhangbinbin92 2014-8-6	5031067	是嘉人啦 2024-1-4 15:24
[求助] system verilog 向上取整函数$ceil无效	荆棘鸟OO 2020-11-23	68692	yorkt 2024-1-4 13:54
[求助] ddr4 x8 和x16 配置的区别	lewis.l.l 2023-12-4	21432	Nouins 2024-1-4 13:48

1 ... 58 59 60 616263 64 65 66 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

快速发帖

浏览过的版块

站长推荐 /1