EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31118|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 58 59 60 616263 64 65 66 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] AHB_SRAM_CTRL ...2 3	littbi 2020-5-3	218729	cmmjava 2023-12-29 12:18
[求助] 片上sram使用疑惑 - [悬赏 20 信元资产]	GloriaMoran 2023-12-28	41716	GloriaMoran 2023-12-29 10:37
[求助] 研二学生，不知道学习什么来找工作	海神波塞冬 2023-11-4	81932	767781537 2023-12-28 16:33
[求助] 求助，本人在做三阶调制器时遇到积分器输出过大的问题求助各位帮忙看看是那的问题 ...2	大容子 2023-12-26	112311	gtfei 2023-12-28 11:33
[求助] 脉冲拖尾 - [悬赏 200 信元资产]	icccccccc 2023-12-28	11270	harry_hust 2023-12-28 10:50
[求助] t28nm工艺库怎么计算综合的门级数	蒋蒋xy 2023-10-21	41825	霍格沃兹 2023-12-27 11:10
[求助] 请问Tessent mbist和LV flow里区别大吗？	黑崎一护776 2018-7-20	67196	ethanethan2021 2023-12-27 10:41
[求助] Synopsys的dc使用smic18工艺库综合出来的面积单位是什么？ - [售价 30 信元资产]	zzw_2000 2023-12-27	2900	zzw_2000 2023-12-27 10:38
谁有Libero IDE v5.0或Libero IDE v2.3的License或破解呀! ...2	add 2003-11-20	117373	xqj8595 2023-12-25 16:30
[求助] 请问这是什么结构，该如何分析	Mrikato 2023-12-24	81355	BJTUWKF 2023-12-25 12:50
[求助] 关于分频时钟用来的抽取采样的问题	COOL_红冰 2023-12-22	51271	haimo 2023-12-25 11:14
[求助] LEC时DW IP要怎么处理？ - [悬赏 100 信元资产]	flyskyseu 2023-12-21	51646	flyskyseu 2023-12-25 09:40
[原创] 从以太网或者wifi进来的数据CPU 如何接收？	badegg3 2023-12-17	102031	atsga 2023-12-24 23:44
[求助] 挖矿算法verilog实现求助 - [阅读权限 255]	伏黑甚尔 2023-12-24	0238	伏黑甚尔 2023-12-24 23:06
[求助] 求《数字设计和计算机体系结构》习题答案	费米能级 2023-12-24	0816	费米能级 2023-12-24 20:03
[求助] pt中check_timing报出有endpoint没有max delay，在dc中则没有报出	aaaalei 2023-12-24	0864	aaaalei 2023-12-24 17:40
[求助] 多核垂直堆叠,多核电压堆叠，电压堆叠，简单多核实现求助 - [阅读权限 255]	伏黑甚尔 2023-12-24	0166	伏黑甚尔 2023-12-24 11:06
[资料] The_Zynq_Book_ebook_chinese ...2	chenjun1234 2017-7-25	147445	cah07 2023-12-24 10:13
[求助] 用GTECH综合出的网表，如何仿真？ ...2	jimmy817 2016-1-13	1310401	heidong123 2023-12-23 17:20
[求助] 二进制小数除法怎么设计成并行电路？	Wade_ 2023-12-22	21423	jiangnaner 2023-12-22 19:27
[讨论] NCVerilog調用C出現錯誤:ncsc_run: *E,TBBLDF: Failed to generate object	tezhi 2018-1-4	23399	MengMeow 2023-12-22 15:41
[求助] 大佬进来，这种时序如何分析	Anturze 2023-12-21	11163	愤斗的香蕉 2023-12-22 10:16
[求助] spyglass power estimation PECHECK08?	haier822 2014-6-17	12624	bai252003 2023-12-21 16:07
[求助] spyglass power estimation 相关问题，可以只进行flip-flop的分析吗	haier822 2014-6-17	12523	bai252003 2023-12-21 16:03
[求助] 综合前check_timing报有unconstarin的warning	w_HFUT 2020-7-20	33436	flyskyseu 2023-12-21 14:16
[求助] check_timing老问题：unconstrain - [悬赏 100 信元资产] ...2	w_HFUT 2020-7-20	1110087	flyskyseu 2023-12-21 14:13
[资料] 精华无线通信FPGA设计 ...2 3 4 5 6..9	niexiaohui 2011-10-26	8425786	jack_20150410 2023-12-21 10:09
[资料] FPGA设计经验谈	liuhuanjunfly 2023-4-28	42341	jack_20150410 2023-12-21 09:52
[求助] 用spectre后仿网表进行后仿真	调皮捣蛋 2023-4-18	74695	芯手 2023-12-20 20:31
[求助] 65nm, 40nm, 28nm下的SRAM cell一般有多大？ ...2	Veriart 2015-2-11	1314030	fanghui_yang 2023-12-20 16:46
[求助] 如何生成50Hz滤波器的抽头系数	方出旭旭 2023-12-19	31404	liuguangxi 2023-12-20 11:20
[求助] verilogAMS可以用modelsim仿真吗	alex_fd12 2023-12-19	11082	liuguangxi 2023-12-20 11:13
[求助] VCS编译时碰到VFS_SDB_ERROR	DuskWatcher 2022-4-12	23098	Topiler 2023-12-20 10:46
[资料] Vivado使用误区与进阶 PDF 精华3 ...2 3 4 5 6..30	zhouph 2016-8-3	29798784	qwe9991 2023-12-19 20:23
[求助] 对于自己设计的测试向量生成器，如何让它对某个待测电路产生激励并分析故障覆盖率 - [悬赏 200 信元资产]	SICETN 2023-12-19	01273	SICETN 2023-12-19 17:20

1 ... 58 59 60 616263 64 65 66 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31118|排名: 10

快速发帖

浏览过的版块

站长推荐 /1