！！求Verilog中case功能的综合优化算法！！

YYTS · 发表于 2024-4-14 17:49:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

具体要求为第四届集成电路EDA精英挑战赛安路科技赛题“Verilog中case功能的综合优化算法”，目前导师要求我做出来，本人从未接触过EDA算法，还希望有佬可以教一教，有偿！

具体：用c语言实现，读取Verilog测试例的信息，将n：1多路复用器分解为多个2：1多路复用器，从而实现面积和时延的优化。
或者好心人指点指点我，应该看些什么资料，或者在哪期刊能找到相关文献（没咋找到资料
非常感谢！

YYTS · 发表于 2024-4-14 17:50:40

赛题要求如下

账号		自动登录	找回密码
密码			注册

[求助] ！！求Verilog中case功能的综合优化算法！！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1