在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 865|回复: 1

[求助] !!求Verilog中case功能的综合优化算法!!

[复制链接]
发表于 2024-4-14 17:49:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
具体要求为第四届集成电路EDA精英挑战赛安路科技赛题“Verilog中case功能的综合优化算法”,目前导师要求我做出来,本人从未接触过EDA算法,还希望有佬可以教一教,有偿!

具体:用c语言实现,读取Verilog测试例的信息,将n:1多路复用器分解为多个2:1多路复用器,从而实现面积和时延的优化。
或者好心人指点指点我,应该看些什么资料,或者在哪期刊能找到相关文献(没咋找到资料
非常感谢!
 楼主| 发表于 2024-4-14 17:50:40 | 显示全部楼层
赛题要求如下

verilog中case功能的综合优化算法.pdf

512.37 KB, 下载次数: 15 , 下载积分: 资产 -2 信元, 下载支出 2 信元

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 03:09 , Processed in 0.015464 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表