求助！！verilog代码在virtuoso里进行ams仿真遇到digital to digital问题

liuzhuozhuo · 发表于 2024-4-3 16:38:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问各位大佬，有没有对virtuoso的ams混仿比较熟的，有知道：混仿时有里添加了连接的库有L2E这种，但是一个verilog代码的输出没法传输入给另外一个相同代码的输入端口，是没有D -TO-D这种设置吗？本来以为是Verilog编译里面irun.log里面有nostdout，但是第一级分频器的输出又能在仿真波形那里看见，我找了几天也没找到解决办法，

事情是这样的：在跑pll混仿的时候，开始都很正常，有一次加了一个新的23分频器的代码之后，就仿不成功了，几个级联的23分频器代码不能连接了，只有第一级23分频器有正确输出，从这之后的分频器在ADE L的仿真波形里都没有输出，导致整个pll环路不能正常工作，卡了好几天实在是不知道怎么改了（哭）

登录/注册后可看大图

liuzhuozhuo · 发表于 2024-4-3 16:39:29

本帖最后由 liuzhuozhuo 于 2024-4-3 16:42 编辑

登录/注册后可看大图

[原创] 求助！！verilog代码在virtuoso里进行ams仿真遇到digital to digital问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1