数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 57 58 59 606162 63 64 65 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] temperature sensor 的 digital offset cancellation有啥用处没？？	scutlee 2024-4-26	0687	scutlee 2024-4-26 15:20
[讨论] 有人了解三星5nm的temperature sensor 吗？？	scutlee 2024-4-26	0724	scutlee 2024-4-26 15:03
[讨论] uart的testbench怎么写呢？？？	scutlee 2024-4-25	31308	数学必考150 2024-4-25 18:05
[讨论] 异步复位同步释放和软复位	scutlee 2024-4-15	61492	robin0612 2024-4-25 15:47
[求助] 用Genus synthesis后缺少VDD VSS 问题	Jabbawackeez 2020-10-5	53026	leejohannes 2024-4-25 13:35
[求助] DC warning: The specified replacement character(_)is conflicting with the specified allowed or ...	starkxiu 2022-4-20	23945	starkxiu 2024-4-25 10:07
[求助] exciting host 如何理解？	yuanpin318 2024-4-24	21312	yuanpin318 2024-4-24 18:14
[原创] 分频电路（9分频）设计精华3	不忘初心灬214 2019-8-15	89093	chf1 2024-4-24 16:36
[求助] FIR滤波器画图求解	海神波塞冬 2024-4-24	01445	海神波塞冬 2024-4-24 16:34
[求助] ISE环境下使用Verilog设计RAM写模块出现问题	xjmiles 2015-8-27	64113	cyt66 2024-4-24 16:27
[求助] ise综合的时候出现了问题（求助） ...2	cleocss 2010-9-5	1419673	cyt66 2024-4-24 15:02
[讨论] 可以直接#10ps 这样吗	scutlee 2024-4-24	1789	zsftm 2024-4-24 14:14
[讨论] use macro parama has not been defined	scutlee 2024-4-24	0707	scutlee 2024-4-24 13:48
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？	Wade_ 2024-4-23	21493	Wade_ 2024-4-24 09:34
[讨论] 假如芯片只有一个PLL，又要做clock gate	scutlee 2024-4-15	61422	scutlee 2024-4-24 09:28
[求助] verilog中使用task出现的问题 ...2	hxfwdzx 2012-1-3	1320808	binnq 2024-4-23 17:19
[求助] vcs 同步时钟采样问题-deraceclockdata没有用	xingerzh 2023-10-4	72661	binnq 2024-4-23 17:01
[资料] LEDA培训讲义 ...2	低空翾翔 2016-10-7	149699	yuanpin318 2024-4-23 10:52
[资料] uvm验证课程 ...2 3 4	fool123 2019-11-14	3015813	ZQDN4 2024-4-23 10:48
[原创] 请教大家，vcs仿真时间如何设置？	american007 2023-5-8	65206	树欲静 2024-4-23 10:39
[求助] VC Verification IP for SPI的Datasheet	Ellis 2024-4-22	01435	Ellis 2024-4-22 22:12
[讨论] DDR 怎么时序约束	scutlee 2024-3-23	41452	robin0612 2024-4-22 16:46
[原创] spyglass check rules文档仅供大家一起学习 ...2 3	licongkai 2023-2-17	226839	kaixindelei 2024-4-22 11:15
[求助] 请问DC综合的set_max_fanout和set_max_capacitance有什么区别呢	xingerzh 2024-4-20	0728	xingerzh 2024-4-20 15:01
[讨论] 不编译用verdi打开filelist看代码	scutlee 2024-4-18	21477	gaurson 2024-4-19 17:22
[求助] ic设计vs验证	yhcao 2024-4-17	51548	wuruic 2024-4-19 16:50
[求助] 求助一篇paper	gentle_man 2024-4-19	11202	DT27 2024-4-19 12:01
[求助] 求助关于NangateOpenCellLibrary的问题	小茂 2014-4-15	35135	ilxsh 2024-4-17 14:06
[求助] 求帮忙，写断言时，使用\|->操作符，vcs报错	like_play_nt 2024-4-17	11128	like_play_nt 2024-4-17 13:42
[资料] Vim UVM Snippets	AlvinRolling 2024-1-17	11796	3almap 2024-4-17 00:20
[讨论] OR	fangwang85 2024-4-15	31117	kk2009 2024-4-16 19:53
[求助] 求教上华0.5um工艺库怎么安装？	梦一直听不懂 2013-5-3	94807	D.BY 2024-4-16 15:55
[求助] 求助！！！！vivado选fpga时，这个型号中的civ是什么意思！ - [已解决]	kaw1 2023-5-13	83473	kaw1 2024-4-16 15:16
[原创] 用FPGA实现简单的UDP/IP通信精华3 ...2 3 4 5 6..19	dogbear2245 2017-1-16	18191963	zxr789 2024-4-15 22:30
[讨论] 问个问题，1个clock和两个经过PLL产生的clock ...2	scutlee 2024-4-11	122739	xhopo 2024-4-15 16:32

1 ... 57 58 59 606162 63 64 65 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

快速发帖

浏览过的版块

站长推荐 /2