EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31118|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 57 58 59 606162 63 64 65 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] verilog的$display能控制打印字符的颜色吗 ...2	wenjohnny 2020-4-28	107544	Hillusionary 2024-1-9 13:28
Logical Effort Designing Fast CMOS Circuits ...2 3 4 5 6	superchip 2009-12-8	5015244	omnik 2024-1-9 11:40
[求助] 请问理想CIC滤波器是怎么计算的? - [已解决]	typhoon222 2023-11-16	41534	wufeng233 2024-1-9 10:34
[求助] 求教DC综合时设置input_delay与output_delay问题！	HADIST 2013-5-25	88970	AlexS 2024-1-8 16:24
[求助] 网表中时钟信号出现assign	hzdzkjly 2013-12-4	53650	iatach 2024-1-8 14:42
[原创] generate clk 定义在output port（PAD）上	iatach 2024-1-3	21258	iatach 2024-1-8 14:38
[求助] 【求助】关于encounter进行nanoroute布线时PIN无法连接的问题	喵咪呼噜love 2016-5-5	34057	stamp330 2024-1-8 14:32
[原创] 设了multicycle又设了异步会有啥情况出现	马奔 2024-1-8	1853	hxy2018 2024-1-8 12:04
[资料] Altium Designer（Altera FPGA原理图库与封装库）很全 ...2 3 4 5 6..13	平凡的足迹 2014-8-22	12349104	yzwbb2013 2024-1-7 21:03
[资料] AXI协议	Real__Madrid 2023-8-13	82179	yzwbb2013 2024-1-7 20:48
[求助] LVPECL共模输出电平问题	blacksemir 2015-12-13	75836	jincong 2024-1-7 00:06
[求助] pt中hold违例的情况与icc中不同的问题	aaaalei 2023-12-24	21274	zero_0 2024-1-5 17:32
[求助] 求dw pcie rp databook. 不是DM	helloamigos 2024-1-5	0973	helloamigos 2024-1-5 15:16
[求助] 求助！数字电路如何实现对数运算！！ ...2	xlt9999 2011-10-11	166639	liuguangxi 2024-1-5 14:21
[求助] VCS netlist仿真没有sdf反标怎么处理	zhijun_wang 2024-1-4	1906	zero_0 2024-1-5 12:16
[求助] 带macro的upf设计	SGengiant 2023-11-20	51420	SGengiant 2024-1-5 10:55
[求助] 数字滤波器怎么截取高低位让误差最小。	lizhaohong520@ 2012-5-7	56255	jason_vip1 2024-1-5 09:01
[求助] [求助][已解决]ICG后的网表仿真不过	关森陌 2020-6-22	55440	zhijun_wang 2024-1-4 17:59
[求助] 悬赏：数字抽取滤波器进行滤波后出现中心电平偏移 - [已解决] ...2	心向远方 2018-6-8	209500	jason_vip1 2024-1-4 17:51
[求助] e指数和对数的verilog实现 ...2 3 4 5 6	zhangbinbin92 2014-8-6	5030628	是嘉人啦 2024-1-4 15:24
[求助] system verilog 向上取整函数$ceil无效	荆棘鸟OO 2020-11-23	68470	yorkt 2024-1-4 13:54
[求助] ddr4 x8 和x16 配置的区别	lewis.l.l 2023-12-4	21378	Nouins 2024-1-4 13:48
[求助] Verilog里面位宽[31:00]和[31:0]有什么区别？	helimpopo 2024-1-1	31418	lurenjie123 2024-1-4 10:49
[讨论] 各种ddr controller是什么情况？？	scutlee 2023-8-2	52024	scutlee 2024-1-3 18:30
[求助] 请问大家都是如何梳理代码的	jackyspy 2023-12-29	31449	出尘入世 2024-1-3 12:40
[求助] 用verilog实现加减法	混合江小白 2023-12-29	21525	出尘入世 2024-1-3 12:36
[求助] 关于触发器异步复位的问题	OneLastKiiss 2023-12-20	81803	出尘入世 2024-1-3 09:03
[讨论] SRAM nmos bug?	scutlee 2024-1-2	21227	scutlee 2024-1-2 18:35
[求助] sram的light sleep状态控制	SGengiant 2023-11-21	31716	SGengiant 2024-1-2 16:38
[求助] 求大家分享一个Spyglass和Lec-Conformal的脚本 ...2 3 4	关森陌 2019-6-25	3113599	flyskyseu 2024-1-2 15:31
[求助] 请教一下，eFlash里面的Row Redundancy应该怎么用？	临界 2023-12-25	21353	临界 2024-1-2 14:45
[求助] Modelsim仿真报错--变量未定义	时间在走人在变 2023-12-28	31458	时间在走人在变 2024-1-2 14:03
[原创] SpinalHDL一门真正具备生产力的HDL开发框架 ...2 3	goco 2020-6-23	2321977	rass 2024-1-2 11:29
[讨论] 数字设计里需要的模拟电路知识	BellaYang 2023-12-25	81654	kyaaaa 2024-1-2 10:37
[资料] 图书：Systemc: From the Ground Up, Second Edition Springer ...2	icstroller 2016-7-29	168540	im.leo 2024-1-1 16:22

1 ... 57 58 59 606162 63 64 65 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31118|排名: 10

快速发帖

浏览过的版块

站长推荐 /1