数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31019|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 54 55 56 575859 60 61 62 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请问Tessent mbist和LV flow里区别大吗？	黑崎一护776 2018-7-20	67002	ethanethan2021 2023-12-27 10:41
[求助] Synopsys的dc使用smic18工艺库综合出来的面积单位是什么？ - [售价 30 信元资产]	zzw_2000 2023-12-27	2835	zzw_2000 2023-12-27 10:38
谁有Libero IDE v5.0或Libero IDE v2.3的License或破解呀! ...2	add 2003-11-20	117190	xqj8595 2023-12-25 16:30
[求助] 请问这是什么结构，该如何分析	Mrikato 2023-12-24	81215	BJTUWKF 2023-12-25 12:50
[求助] 关于分频时钟用来的抽取采样的问题	COOL_红冰 2023-12-22	51106	haimo 2023-12-25 11:14
[求助] LEC时DW IP要怎么处理？ - [悬赏 100 信元资产]	flyskyseu 2023-12-21	51462	flyskyseu 2023-12-25 09:40
[原创] 从以太网或者wifi进来的数据CPU 如何接收？	badegg3 2023-12-17	101799	atsga 2023-12-24 23:44
[求助] 挖矿算法verilog实现求助 - [阅读权限 255]	伏黑甚尔 2023-12-24	0238	伏黑甚尔 2023-12-24 23:06
[求助] 求《数字设计和计算机体系结构》习题答案	费米能级 2023-12-24	0760	费米能级 2023-12-24 20:03
[求助] pt中check_timing报出有endpoint没有max delay，在dc中则没有报出	aaaalei 2023-12-24	0781	aaaalei 2023-12-24 17:40
[求助] 多核垂直堆叠,多核电压堆叠，电压堆叠，简单多核实现求助 - [阅读权限 255]	伏黑甚尔 2023-12-24	0166	伏黑甚尔 2023-12-24 11:06
[资料] The_Zynq_Book_ebook_chinese ...2	chenjun1234 2017-7-25	147031	cah07 2023-12-24 10:13
[求助] 用GTECH综合出的网表，如何仿真？ ...2	jimmy817 2016-1-13	139900	heidong123 2023-12-23 17:20
[求助] 二进制小数除法怎么设计成并行电路？	Wade_ 2023-12-22	21294	jiangnaner 2023-12-22 19:27
[讨论] NCVerilog調用C出現錯誤:ncsc_run: *E,TBBLDF: Failed to generate object	tezhi 2018-1-4	23299	MengMeow 2023-12-22 15:41
[求助] 大佬进来，这种时序如何分析	Anturze 2023-12-21	1990	愤斗的香蕉 2023-12-22 10:16
[求助] spyglass power estimation PECHECK08?	haier822 2014-6-17	12470	bai252003 2023-12-21 16:07
[求助] spyglass power estimation 相关问题，可以只进行flip-flop的分析吗	haier822 2014-6-17	12436	bai252003 2023-12-21 16:03
[求助] 综合前check_timing报有unconstarin的warning	w_HFUT 2020-7-20	33200	flyskyseu 2023-12-21 14:16
[求助] check_timing老问题：unconstrain - [悬赏 100 信元资产] ...2	w_HFUT 2020-7-20	119472	flyskyseu 2023-12-21 14:13
[资料] 精华无线通信FPGA设计 ...2 3 4 5 6..9	niexiaohui 2011-10-26	8424265	jack_20150410 2023-12-21 10:09
[资料] FPGA设计经验谈	liuhuanjunfly 2023-4-28	42148	jack_20150410 2023-12-21 09:52
[求助] 用spectre后仿网表进行后仿真	调皮捣蛋 2023-4-18	74331	芯手 2023-12-20 20:31
[求助] 65nm, 40nm, 28nm下的SRAM cell一般有多大？ ...2	Veriart 2015-2-11	1313196	fanghui_yang 2023-12-20 16:46
[求助] 如何生成50Hz滤波器的抽头系数	方出旭旭 2023-12-19	31248	liuguangxi 2023-12-20 11:20
[求助] verilogAMS可以用modelsim仿真吗	alex_fd12 2023-12-19	11023	liuguangxi 2023-12-20 11:13
[求助] VCS编译时碰到VFS_SDB_ERROR	DuskWatcher 2022-4-12	22860	Topiler 2023-12-20 10:46
[资料] Vivado使用误区与进阶 PDF ...2 3 4 5 6..30	zhouph 2016-8-3	29795425	qwe9991 2023-12-19 20:23
[求助] 对于自己设计的测试向量生成器，如何让它对某个待测电路产生激励并分析故障覆盖率 - [悬赏 200 信元资产]	SICETN 2023-12-19	01133	SICETN 2023-12-19 17:20
[求助] DC综合问题 - [悬赏 20 信元资产]	新手上路哈哈哈 2023-12-10	101922	flyskyseu 2023-12-19 16:23
[求助] （求助）ModelSim SE 6.4a 进行时序仿真，SDF加载错误 ...2	jason00532 2011-1-3	109644	ABC 2023-12-18 10:27
[求助] VerilogA代码error求助 - [已解决]	Ichika丶 2023-12-15	52002	zt_ic222 2023-12-15 20:50
[求助] 有人懂NAND gate下的贴近output的2个pn结的电压变化吗。	ETF6688 2023-12-15	11181	ETF6688 2023-12-15 13:35
[求助] Digital Arithmetic 这本书,有中文版的吗? ...2 3 4	bridgepons 2019-2-4	3815438	sutaotao2001 2023-12-15 12:19
[求助] 大佬们，新人刚入，想问一些关于cadance RC 的问题	zgh99 2023-12-13	11016	zgh99 2023-12-15 09:42

1 ... 54 55 56 575859 60 61 62 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31019|排名: 10

快速发帖

浏览过的版块

站长推荐 /1