在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 请问这是什么结构,该如何分析 新人帖 attach_img Mrikato 2023-12-24 81214 BJTUWKF 2023-12-25 12:50
[求助] 关于分频时钟用来的抽取采样的问题 COOL_红冰 2023-12-22 51105 haimo 2023-12-25 11:14
悬赏 [求助] LEC时DW IP要怎么处理? - [悬赏 100 信元资产] flyskyseu 2023-12-21 51458 flyskyseu 2023-12-25 09:40
[原创] 从以太网或者wifi进来的数据CPU 如何接收? badegg3 2023-12-17 101797 atsga 2023-12-24 23:44
[求助] 挖矿算法verilog实现求助 - [阅读权限 255] 伏黑甚尔 2023-12-24 0238 伏黑甚尔 2023-12-24 23:06
[求助] 求《数字设计和计算机体系结构》习题答案 新人帖 费米能级 2023-12-24 0760 费米能级 2023-12-24 20:03
[求助] pt中check_timing报出有endpoint没有max delay,在dc中则没有报出 新人帖 aaaalei 2023-12-24 0780 aaaalei 2023-12-24 17:40
[求助] 多核垂直堆叠,多核电压堆叠,电压堆叠,简单多核实现求助 - [阅读权限 255] 伏黑甚尔 2023-12-24 0166 伏黑甚尔 2023-12-24 11:06
[资料] The_Zynq_Book_ebook_chinese attach_img  ...2 chenjun1234 2017-7-25 147027 cah07 2023-12-24 10:13
[求助] 用GTECH综合出的网表,如何仿真?  ...2 jimmy817 2016-1-13 139894 heidong123 2023-12-23 17:20
[求助] 二进制小数除法怎么设计成并行电路? attach_img Wade_ 2023-12-22 21294 jiangnaner 2023-12-22 19:27
[讨论] NCVerilog調用C出現錯誤:ncsc_run: *E,TBBLDF: Failed to generate object tezhi 2018-1-4 23298 MengMeow 2023-12-22 15:41
[求助] 大佬进来,这种时序如何分析 Anturze 2023-12-21 1988 愤斗的香蕉 2023-12-22 10:16
[求助] spyglass power estimation PECHECK08? attach_img haier822 2014-6-17 12468 bai252003 2023-12-21 16:07
[求助] spyglass power estimation 相关问题,可以只进行flip-flop的分析吗 haier822 2014-6-17 12432 bai252003 2023-12-21 16:03
[求助] 综合前check_timing报有unconstarin的warning attach_img w_HFUT 2020-7-20 33193 flyskyseu 2023-12-21 14:16
悬赏 [求助] check_timing老问题:unconstrain - [悬赏 100 信元资产] attach_img  ...2 w_HFUT 2020-7-20 119459 flyskyseu 2023-12-21 14:13
[资料] 精华无线通信FPGA设计  ...23456..9 niexiaohui 2011-10-26 8424245 jack_20150410 2023-12-21 10:09
[资料] FPGA设计经验谈 liuhuanjunfly 2023-4-28 42148 jack_20150410 2023-12-21 09:52
[求助] 用spectre后仿网表进行后仿真 attach_img 调皮捣蛋 2023-4-18 74323 芯手 2023-12-20 20:31
[求助] 65nm, 40nm, 28nm下的SRAM cell一般有多大?  ...2 Veriart 2015-2-11 1313186 fanghui_yang 2023-12-20 16:46
[求助] 如何生成50Hz滤波器的抽头系数 attach_img 方出旭旭 2023-12-19 31242 liuguangxi 2023-12-20 11:20
[求助] verilogAMS可以用modelsim仿真吗 alex_fd12 2023-12-19 11020 liuguangxi 2023-12-20 11:13
[求助] VCS编译时碰到VFS_SDB_ERROR attach_img DuskWatcher 2022-4-12 22857 Topiler 2023-12-20 10:46
[资料] Vivado使用误区与进阶 PDF attachment digest  ...23456..30 zhouph 2016-8-3 29795389 qwe9991 2023-12-19 20:23
悬赏 [求助] 对于自己设计的测试向量生成器,如何让它对某个待测电路产生激励并分析故障覆盖率 - [悬赏 200 信元资产] SICETN 2023-12-19 01131 SICETN 2023-12-19 17:20
悬赏 [求助] DC综合问题 - [悬赏 20 信元资产] attach_img 新手上路哈哈哈 2023-12-10 101919 flyskyseu 2023-12-19 16:23
[求助] (求助)ModelSim SE 6.4a 进行时序仿真,SDF加载错误  ...2 jason00532 2011-1-3 109641 ABC 2023-12-18 10:27
悬赏 [求助] VerilogA代码error求助 - [已解决] attach_img Ichika丶 2023-12-15 52000 zt_ic222 2023-12-15 20:50
[求助] 有人懂NAND gate下的贴近output的2个pn结的电压变化吗。 attach_img ETF6688 2023-12-15 11179 ETF6688 2023-12-15 13:35
[求助] Digital Arithmetic 这本书,有中文版的吗? attachment  ...234 bridgepons 2019-2-4 3815424 sutaotao2001 2023-12-15 12:19
[求助] 大佬们,新人刚入,想问一些关于cadance RC 的问题 新人帖 zgh99 2023-12-13 11016 zgh99 2023-12-15 09:42
[求助] 芯片电压和温度 blue_man 2023-12-13 3977 infortrans 2023-12-15 08:51
[资料] 数字IC设计 attachment  ...2 韩一飞 2021-3-13 156765 xdrxdr 2023-12-15 07:24
[求助] 以太网udp实验网络调试助手发不出数据 attach_img 569812499 2021-6-21 77510 zyhwl 2023-12-14 20:01
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 15:29 , Processed in 0.030358 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块