FPGA的GPIO

scutlee · 发表于 2024-5-16 23:53:56

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 scutlee 于 2024-5-17 16:24 编辑

inout PAD;
output Y；
input A;
input IE;
input OE；

登录/注册后可看大图

FPGA的GPIO的可以这么写吗？？

但是综合的时候有warning，提示multi driver

登录/注册后可看大图

工大鱼肉 · 发表于 2024-5-17 08:25:01

xilinx，低速gpio，这样写可以的，能推断出来

zhangyp · 发表于 2024-5-17 08:50:48

FPGA有可控的上拉或者下拉可编程使用吗？

ee_wang7788 · 发表于 2024-5-17 10:26:30

可以在IO 那里设置吧？或者是配合约束搞，记忆里应该是不需要这样指定的啊

数学必考150 · 发表于 2024-5-17 10:58:49

这不就是三态门或者叫iobuf？quartus有这种ip 可以直接调用当然你手写也能起到类似效果也能识别

scutlee · 发表于 2024-5-17 15:10:01

数学必考150 发表于 2024-5-17 10:58
这不就是三态门或者叫iobuf？quartus有这种ip 可以直接调用当然你手写也能起到类似效果也能识别 ...

直接调用IOBUF，是会用到FPGA的引脚的吗？？或者是要在顶层调用的吗？？

scutlee · 发表于 2024-5-17 15:12:25

ee_wang7788 发表于 2024-5-17 10:26
可以在IO 那里设置吧？或者是配合约束搞，记忆里应该是不需要这样指定的啊 ...

这样设置可以不？？IOBUF是不是只能用于管脚，不能用于内部信号？

ee_wang7788 · 发表于 2024-5-20 10:04:32

scutlee 发表于 2024-5-17 15:12
这样设置可以不？？IOBUF是不是只能用于管脚，不能用于内部信号？

xilinx UG471这个文档里面应该有仔细的说明，细节我也忘记了，你可以参考一下

[讨论] FPGA的GPIO