超前进位加法器求助

cyf232 · 发表于 2024-5-15 14:57:56

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 cyf232 于 2024-5-15 16:03 编辑

超前进位加法器可以提前计算进位，理论上是做到了同时计算出了输出进位，但是每一位的产生在综合时使用到了很多位输入的与门和或门，虽然门延迟数减少了，但是多位输入的与门本身延迟就很高，所以DC综合后也没有得到优化，请问为啥说超前进位加法器计算加法是最快的呢

温柔阴影 · 发表于 2024-5-15 15:20:13

你把串行加法器的最大 timing path 拉出来比一下，应该比 CLA 长很多

cyf232 · 发表于 2024-5-15 15:24:39

温柔阴影发表于 2024-5-15 15:20
你把串行加法器的最大 timing path 拉出来比一下，应该比 CLA 长很多

逻辑门是长了很多，但是他的每个门都是两输入，延迟比较低，这个CLA的与门都是四输入，延迟很大，整体综合下来不会比串行快很多吧

温柔阴影 · 发表于 2024-5-15 15:32:39

cyf232 发表于 2024-5-15 15:24
逻辑门是长了很多，但是他的每个门都是两输入，延迟比较低，这个CLA的与门都是四输入，延迟很大，整体综 ...

你可以把四输入拆成两输入，还是长很多，比如你可以综合的时候禁用四输入

cyf232 · 发表于 2024-5-15 15:40:10

温柔阴影发表于 2024-5-15 15:32
你可以把四输入拆成两输入，还是长很多，比如你可以综合的时候禁用四输入
...

那也就是说实际上超前进位加法优化的能力也是有限的，改成两输入的也是有很大的串行结构，优化能力相对来说好一点点，谢谢大佬，我在试着调一下优化一下

[求助] 超前进位加法器求助