对老生常谈的话题hold time violation的个人理解还有疑惑

wohuihuode · 发表于 2016-12-22 15:03:31

回复 1# 39123811

看看谢谢！！！

hjj3547110 · 发表于 2017-1-2 17:11:31

好东西

romale0101 · 发表于 2018-3-13 17:38:25

给力。。。。。。。。。。。。。

IC蚁工 · 发表于 2018-4-25 15:51:18

学习了，谢谢

sifengrain · 发表于 2019-7-29 17:07:08

10楼的很赞

open_source · 发表于 2019-8-28 12:05:13

学习了，谢谢

xyzte521 · 发表于 2020-5-20 15:00:51

多驱动的时钟网络，可以达到更低的Skew（特别是由于OCV造成的Skew），但费电。

爱绒雪 · 发表于 2021-12-22 09:09:57

very good!

Linux_Container · 发表于 2024-5-19 10:06:39

39123811 发表于 2013-5-19 12:35
在第二个例子中，
我觉得D2的holdtime，你所提到的组合逻辑延迟(也就是两个flipflop之间的logic）是 ...

clock skew和hold-time有关系的！第二个DFF的clock比第一个DFF晚的话，对hold-time要求更高。可以让clock先到第二个DFF再到第一个DFF修掉一些hold-time violation，但工具能不能支持就不知道了。

[求助] 对老生常谈的话题hold time violation的个人理解还有疑惑