在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 569|回复: 1

[求助] modelsim后仿出现毛刺,前仿没问题

[复制链接]
发表于 2024-5-10 10:05:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
modelsim后仿出现毛刺,在每个clk的上升沿输出信号都会出现非常短的毛刺,前仿真没有毛刺,就是modelsim+icc网表+icc产生的sdf出现毛刺,这种是什么原因,怎么解决呢?功能仿真没问题。
发表于 2024-5-14 16:05:01 | 显示全部楼层
本帖最后由 harry_hust 于 2024-5-14 16:08 编辑

寄存器Q端一般不会出现毛刺;
组合逻辑出现毛刺很正常,只需要满足寄存器寄存器setup就OK;
Clock上升沿毛刺需要看看 clock 源是组合逻辑输出还是寄存器输出,或者是仿真Testbench输出的?
组合逻辑输出需要靠设计保证,Testbench上则需要看看delay是不是都对齐了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:33 , Processed in 0.028619 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表