设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30113|排名: 12 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 关于verilog和va的联仿问题 新人帖 0202zerotwo 2022-12-8 0732 0202zerotwo 2022-12-8 11:14
[原创] 5702开发板用户手册 attach_img chop147 2022-12-7 0981 chop147 2022-12-7 10:20
[原创] Verilog基本电路设计之一（单bit跨时钟域同步） attach_img digest  ...23456..14 杰克淡定 2016-6-15 13192072 Ali0617 2022-12-7 10:18
[资料] 5702开发板用户手册 attach_img chop147 2022-12-7 01068 chop147 2022-12-7 10:14
[求助] 请教一下异步Reset和时钟同步的问题 attach_img  ...2 orlye 2013-1-7 1610812 愤斗的香蕉 2022-12-6 23:38
[资料] 数字滤波器的MATLAB与FPGA实现光盘文件  ...2 wll_123_hi 2019-10-12 103698 fancykid 2022-12-6 21:31
[求助] PDMA和DDMA分别是什么简写？ orientview 2022-12-6 0835 orientview 2022-12-6 16:09
[求助] DC对scan cell的数量有限制吗？ wanghaoyuan 2022-12-5 1913 asic_service 2022-12-6 15:38
[资料] Verilog高级数字系统设计技术与实例分析_（美）Kishore Mishra著_北京：电子工业出版社_2018.0... attach_img 魏凯 2022-9-1 41774 魏凯 2022-12-5 17:17
[求助] 编译报错 小花321 2022-12-5 0794 小花321 2022-12-5 14:21
[求助] 求cadence的Quad SPI Controller ip Student 2015-2-14 32774 lxtx603 2022-12-5 12:27
[原创] PCIE 上位机 介绍 attach_img chop147 2022-12-5 01101 chop147 2022-12-5 10:58
[求助] DC综合流程insert_dft之后执行增量编译DC自动退出 新人帖 wanghaoyuan 2022-12-4 2906 wanghaoyuan 2022-12-5 00:29
[求助] 关于vivado 时钟处理 rv_1101 2022-12-3 0830 rv_1101 2022-12-3 22:53
[求助] 关于modelsim仿真问题  ...2 初阳0525 2016-4-14 114274 yanay 2022-12-3 21:18
[求助] 求台积28 MC2 下载方式和license attach_img yangkaiqi 2021-12-20 31693 a1exjin 2022-12-2 16:26
[求助] 门控时钟低功耗设计 attach_img 查二查 2022-12-2 0941 查二查 2022-12-2 16:00
[求助] 操作数隔离 查二查 2022-11-29 2901 查二查 2022-12-2 15:25
[讨论] 在线访问FPGA RAM内容 junxliu 2022-12-2 1988 flyger 2022-12-2 11:18
[求助] 关于memory compiler生成的SRAM综合的问题 Bealan 2022-11-30 31241 Bealan 2022-12-2 09:58
[原创] HCL语言 bluespec资料： Bluespec systemverilog，介绍的PPT资料 attach_img  ...2 zhwei199 2022-11-6 132810 zhwei199 2022-12-1 16:37
[资料] 以MIPI项目为例讲解Diamond FIFO生成和例化全过程 attach_img chop147 2022-12-1 0982 chop147 2022-12-1 15:44
[解决] FPGA工程师工资怎么样？ attach_img chop147 2022-11-28 31242 chop147 2022-12-1 15:35
[原创] FPGA高效方法--配置代码生成软件 chop147 2022-11-30 1958 伪界 2022-11-30 14:57
[求助] DFT S1-1 Error attach_img lyjren 2016-3-24 22607 Hathaway 2022-11-30 14:23
[求助] CDR中双D鉴频鉴相器问题请教 新人帖 attach_img fluxay08 2020-12-21 62770 Eric.luo 2022-11-30 09:27
[求助] 求助Verilog的数学函数应该怎么实现 lulalu2005 2022-11-29 01002 lulalu2005 2022-11-29 20:37
[求助] 谁有cortex-M7的soft IP ? 如果放到FPGA上，需要多少LUT啊？ orientview 2022-11-29 41162 orientview 2022-11-29 19:44
[求助] 请教一个关于Xlinx FIFO IP的问题 新人帖 attach_img stonechao 2022-11-22 2769 ustszl 2022-11-29 15:50
[原创] （产品资源）mdyGpioAd9248Tlv5638模块 attach_img chop147 2022-11-29 0954 chop147 2022-11-29 10:04
[求助] cadence的计算器函数【已解决】 attach_img  ...2 Augustus98 2020-7-22 157656 Devilzxt 2022-11-28 15:08
[原创] 明德扬mdyFmcAd9653-ADC系列采集板说明书 attach_img chop147 2022-10-7 31625 chop147 2022-11-28 11:35
antifuse 意义 九鼎 2007-10-12 43606 lynker 2022-11-27 21:03
[求助] xilinx的Artix-7，对标altera的哪个系列？ orientview 2022-11-26 4903 orientview 2022-11-27 19:32
[求助] DC/ICC能否实现自定义电源域？ 新人帖 attach_img 大佬们，带带我 2022-11-27 0763 大佬们，带带我 2022-11-27 10:50
下一页 »
1 ...505152535455565758... 861下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 05:21 , Processed in 0.061428 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块