数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 50 51 52 535455 56 57 58 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 门控时钟时序约束的疑问	veo 2024-6-20	41498	lzhj21 2024-6-26 17:19
[讨论] C910 AXI2AHB桥	dreamer21 2024-6-19	41176	dreamer21 2024-6-26 16:35
[原创] 【每日一题】一起学Verilog ...2 3	ic7x24 2018-12-30	2119023	辰小辰 2024-6-26 08:02
[求助] AHB error响应	dreamer21 2024-6-25	2988	dreamer21 2024-6-25 22:00
[求助] 请教一下仿真中有多个timescale时VCS到底是怎么处理的 ...2	orlye 2012-7-18	1220366	mxsuoxin 2024-6-25 19:39
[讨论] clock gate 的 enable 信号需要同步吗？？	scutlee 2024-5-15	31388	xdwlian 2024-6-25 16:20
[讨论] 有关define_name_rules的使用	金角大王G 2021-1-27	23652	金角大王G 2024-6-25 15:08
[原创] 孩子都能学会的FPGA：第十五课——不同频率正弦波的叠加	chdaj58 2023-11-29	12817	ic886 2024-6-25 13:53
[原创] 孩子都能学会的FPGA：第十四课——FPGA的乒乓操作	chdaj58 2023-11-28	23213	ic886 2024-6-25 13:51
[原创] 孩子都能学会的FPGA：第十三课——利用ROM缓存实现DDS发送器	chdaj58 2023-11-27	12139	ic886 2024-6-25 13:50
[原创] 孩子都能学会的FPGA：第十二课——利用内存产生正弦波	chdaj58 2023-11-27	32285	ic886 2024-6-25 13:48
[原创] 孩子都能学会的FPGA：第三课——阻塞赋值和非阻塞赋值	chdaj58 2023-11-17	11965	ic886 2024-6-25 13:35
[资料] tigervnc，centos6.9，包括客户端服务器端安装版本 ...2	guan6115 2021-4-13	126139	conrad520 2024-6-25 12:42
[讨论] FPGA分配引脚和时序约束	scutlee 2024-6-19	51104	mfkiwl 2024-6-24 20:01
[原创] 基于sparten6的数码管实验总结及源码	qinzhanao 2015-1-14	32390	ic886 2024-6-24 17:59
[求助] 网表仿真，cell的表现不符合真值表描述，求助！！！ - [已解决]	puerlike 2024-6-19	71730	harry_hust 2024-6-24 10:06
[讨论] AXI蝴蝶结死锁	dreamer21 2024-6-21	01800	dreamer21 2024-6-21 20:14
[求助] 关于异步复位、同步释放的问题 ...2 3	youbiandeni 2013-10-28	2516074	hodor 2024-6-21 18:17
Design Compiler有命令报出整个设计的全部cell的个数吗?	aluzi 2004-9-20	97887	jeannyhuang 2024-6-21 08:27
[求助] 求助串并转换电路分析	djjianer 2024-6-20	0969	djjianer 2024-6-20 17:31
[求助] liberate	fangwang85 2024-6-20	0790	fangwang85 2024-6-20 14:53
[讨论] 正在做一个DSP+FGPA协议接口，大家给点建议	expoed 2016-8-19	74319	yangxiaolanhi 2024-6-20 14:25
[求助] spyglass识别不了在.v文件里的buffer等模块应该怎么办 - [已解决]	tdtlsh 2024-6-19	21223	tdtlsh 2024-6-20 14:22
[求助] xilinx的BRAM使用	zhang_cc 2024-6-14	21233	zhang_cc 2024-6-20 00:17
[求助] MIPI DPHY半双工带宽	pds懒洋洋 2024-6-14	41357	pds懒洋洋 2024-6-19 22:37
[讨论] 关于S家AXI VIP的疑问（协议检查）	dreamer21 2024-6-19	21357	dreamer21 2024-6-19 20:11
[求助] 求 papers	kk2009 2024-3-28	31408	igolaps 2024-6-19 19:42
[求助] 求IEEE paper	kk2009 2024-3-22	51552	igolaps 2024-6-19 19:41
[讨论] 一片FPGA芯片能例化几个ILA,MMCM,PLL和VIO？？？？？？	scutlee 2024-5-17	31100	yangxiaolanhi 2024-6-19 16:56
[求助] DMA传输实现的问题	pseudofjxl 2019-8-29	43081	mfkiwl 2024-6-19 16:21
[原创] DMA 原理疑问---流控制 ...2	494693243 2019-11-27	1611157	mfkiwl 2024-6-19 16:20
[讨论] reset有timing violation	scutlee 2024-6-19	31147	Lover_Momo 2024-6-19 16:11
[讨论] 用vivado仿真只能看到最顶层的信号波形吗？	scutlee 2024-5-15	1658	seayang811 2024-6-19 15:22
[讨论] vivadode vio和ila是什么关系？？	scutlee 2024-5-15	21057	seayang811 2024-6-19 15:21
[讨论] vivado 的ILA不在最顶层例化可以吗	scutlee 2024-5-16	21389	seayang811 2024-6-19 15:15

1 ... 50 51 52 535455 56 57 58 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2