在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
悬赏 [求助] 数字设计中定点小数的表示和存储 - [已解决] GloriaMoran 2024-2-1 31464 new_fast 2024-2-2 15:21
[求助] Verdi使用 Blue_IC 2024-2-1 21000 Blue_IC 2024-2-2 10:06
[求助] FPGA IP change 新人帖 耳_东_陈 2024-1-28 21318 耳_东_陈 2024-2-2 10:01
保持时间为负怎么处理?  ...23456 landyw 2004-9-7 5025863 xuzailong 2024-2-1 16:54
[原创] wifi6  ...2 qianqian123 2024-1-15 101652 binnq 2024-2-1 14:00
[讨论] 想讨论下PCIe传输的问题 yif1878 2024-1-31 11110 murphy522 2024-2-1 09:38
[求助] the register clock path is multi-driven ? attach_img macherie 2022-7-29 12160 zero_ 2024-1-31 13:35
[原创] Malogic FPGA Board 全部Code和资料上线 attach_img dodoee 2024-1-30 11263 dodoee 2024-1-31 09:16
[求助] designware怎么用啊?  ...2 yic2000 2013-4-10 1112391 xiaoruozhou9 2024-1-30 18:35
悬赏 [求助] eda环境主机插网线远程控制后获取license耗时非常长 - [悬赏 5 信元资产] w0shishabi 2024-1-28 11125 w0shishabi 2024-1-29 22:24
[资料] Solid-State Drive (SSD) Introduction AlvinRolling 2024-1-17 31067 im.leo 2024-1-29 14:27
[求助] 想问问大家关于功耗评估工具PTPX的误差 新人帖 创芯101 2023-12-26 51330 创芯101 2024-1-29 09:31
[原创] 当前最经典人工智能参考书籍与课件、习题答案 attachment gogo16888 2023-1-21 62365 sutaotao2001 2024-1-27 02:38
[求助] 关于Verilog 累加器的编写 新人帖 attach_img 我想学IC 2023-11-9 11757 yasimi 2024-1-26 17:16
[原创] ip交流 - [阅读权限 50] ...2 lxtx603 2022-7-25 172587 lxtx603 2024-1-26 12:30
[求助] 有没有QSPI原版的协议文档分享一下 attachment mysoul 2021-7-20 73944 infortrans 2024-1-26 08:42
[求助] veriloga能读文件吗? attach_img  ...23 调皮捣蛋 2023-3-16 215121 ericking0 2024-1-26 08:28
[求助] tessent 扫描链插入出错。请各位帮忙看一下什么原因,谢谢。 新人帖 attachment lzx20000122 2024-1-11 31662 Lentau 2024-1-25 21:51
[求助] 使用customsim(xa)+vcs跑cosim出现错误 attach_img zu00478633 2024-1-25 1826 endlesss 2024-1-25 17:43
[求助] 进行带upf的dc综合时报UPF-541错误  ...2 orlye 2013-6-25 1917419 hamandu 2024-1-25 12:01
[求助] 学生求助,Verilog代码报错 attach_img 2558966080 2024-1-24 61231 2558966080 2024-1-25 10:52
[资料] vietex5 507相关资料 官网上的 attachment 清水潇湘 2014-6-30 32587 leejohannes 2024-1-24 16:02
[求助] Vivado17.4使用 dearhero 2018-7-1 22350 dearhero 2024-1-24 15:00
[求助] 求助,在HDLbits上练习,这个代码不知道错哪了 attach_img 2558966080 2024-1-22 51228 2558966080 2024-1-24 10:29
[原创] SpyGlass_MoreLintRules_Reference attachment  ...2 kevin.yang0922 2021-6-9 166849 dreamfly123123 2024-1-23 17:33
[资料] Huawei goes global (2020 springer讨论华为的书) attach_img juhuapaul 2021-3-20 93583 wangchenglong 2024-1-23 16:13
[资料] Integrating Slang Linter into the Vim ALE attach_img AlvinRolling 2024-1-23 0958 AlvinRolling 2024-1-23 13:28
[求助] [Formality]验证的器件不一致 LQY2000 2024-1-23 01390 LQY2000 2024-1-23 11:15
[求助] 如何让design compiler生成全小写的名称 sharpmental1979 2022-1-11 32328 jeannyhuang 2024-1-23 10:19
[求助] VCS+verdi pli.a的文件报错,请各位大侠帮忙看下  ...2 cccc000000 2012-9-23 1215147 Rico_Luo 2024-1-22 18:59
[求助] 了解了协议之后怎么设计代码? 新人帖 dl1048485049 2024-1-18 31230 zhx_sm 2024-1-22 17:56
[求助] sifive的 riscv debug协议的0.11版本和0.13版本兼容吗? 新人帖 自复兴 2024-1-22 0804 自复兴 2024-1-22 17:19
[讨论] Verilog中状态机编码方式的选择:二进制编码、格雷码编码、独热码编码 besideyou 2015-10-5 85412 Anna_sophia 2024-1-22 16:08
[求助] 闭环流水线循环该如何编写代码c++ sins17 2024-1-22 0854 sins17 2024-1-22 15:47
[原创] CCIX Subsystem attachment iamtony 2022-1-30 52816 苍穹521earth 2024-1-22 15:09
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-10 02:42 , Processed in 0.030643 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块