数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 50 51 52 535455 56 57 58 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 对老生常谈的话题hold time violation的个人理解还有疑惑 ...2 3	39123811 2013-5-18	2828876	Linux_Container 2024-5-19 10:06
[求助] 谁有RobustVerilog 1.5 以上的共享一个谢谢	cloudiesky 2013-11-5	65950	dtbeaver 2024-5-18 18:19
[讨论] vivado出现时序违例	scutlee 2024-5-17	01065	scutlee 2024-5-17 22:29
[讨论] 考虑到模拟ip无法标准化，无法正常交易，准备全面转向提供数字ip设计/验证服务了	j1j1j1 2024-5-15	51254	rvisk 2024-5-17 18:57
[讨论] 多少bit的寄存器加ICG比较好？？	scutlee 2024-5-17	0814	scutlee 2024-5-17 15:19
[求助] technology defined minimum cell pin width - [已解决]	Pacific-Feng 2024-5-15	11140	ebyee 2024-5-17 11:46
[求助] win版debussy 5.4v9如何同时打开多个分段fsdb文件？ - [悬赏 500 信元资产]	teclgq 2024-5-14	21527	teclgq 2024-5-16 19:02
[求助] synplify SCOPE编辑fdc约束文件无法设置针对子module的约束	h2o_freely 2024-5-16	21009	h2o_freely 2024-5-16 17:28
[求助] avs_aes利用Design Compiler合成相关问题 - [悬赏 200 信元资产]	Pacific-Feng 2024-4-30	21301	Pacific-Feng 2024-5-15 15:46
[求助] 超前进位加法器求助	cyf232 2024-5-15	41387	cyf232 2024-5-15 15:40
[讨论] 有没有哪位大神给点关于温度计码转二进制码的一些建议啊~~ ...2	hysterialee 2012-6-8	1217568	BJUTZZM 2024-5-15 10:01
[资料] IEEE Stardand for Verilog HDL / IEEE Std 1364-1995	Typhoon14 2022-9-19	12629	ic886 2024-5-14 23:31
[求助] 连续赋值冲突	plplpo 2024-5-14	21010	plplpo 2024-5-14 22:07
[讨论] 一个特别大的数组会对前端后端和验证带来什么影响？？	scutlee 2024-5-10	1947	harry_hust 2024-5-14 16:13
[求助] modelsim后仿出现毛刺,前仿没问题	Achage 2024-5-10	11399	harry_hust 2024-5-14 16:05
[讨论] 关于vivado的ILA 和chipscope	scutlee 2024-5-13	1557	拾冠 2024-5-14 13:19
[求助] 在fc中综合时提示很多错误,不知道问题所在	gt2000 2022-5-25	52961	南波湾001 2024-5-14 09:30
[求助] FIFO深度超过了DesignWare中对应单元的深度限制	linghuqiubai 2014-8-13	43591	CHNTheSky 2024-5-13 16:41
[讨论] 怎么样用vivado配置代码中的信号	scutlee 2024-5-13	0627	scutlee 2024-5-13 16:26
[原创] pcie里的VC是针对于device的，还是针对于function的啊？	误入百花深处 2024-4-30	31254	苍穹521earth 2024-5-13 15:16
[讨论] verdi字体调节：message窗口	BellaYang 2024-5-13	01593	BellaYang 2024-5-13 14:30
[求助] CDR中双D鉴频鉴相器问题请教	fluxay08 2020-12-21	74223	xuwenwei 2024-5-13 10:17
[求助] 可以找到一些开源的RTL级电路吗	靳俞苗苗 2024-5-6	41561	Clonasser 2024-5-12 19:48
[求助] dc怎么读入.f文件	数字fw 2024-5-11	1960	EEDong 2024-5-12 18:35
[求助] 暑期实习offer选择求助	yhcao 2024-5-11	1930	安落 2024-5-12 12:04
[求助] 谁做过DSP啊？	orientview 2024-5-10	61202	orientview 2024-5-11 20:02
[讨论] vivado 调用ila ，怎么会缺失文件？？？	scutlee 2024-5-9	41411	scutlee 2024-5-11 09:47
[求助] SPI中切换从选择信号 (ss_*_n) 以在数据帧之间进行切换有什么特殊作用？	FIFO_empty 2024-5-9	21305	拾冠 2024-5-11 09:42
[求助] IC设计各个流程分别产生什么后缀的文件？	清葱黏梢 2013-9-12	44834	maxy 2024-5-11 09:38
[讨论] vivado的warning	scutlee 2024-5-10	2780	774110102 2024-5-11 09:30
[讨论] 经过MMCM的时钟应该怎么约束？？	scutlee 2024-5-9	31405	xiaoxiaochen 2024-5-11 06:22
[讨论] 用vivado做bifile debug	scutlee 2024-5-10	0722	scutlee 2024-5-10 21:32
[讨论] vivado的mmcm问题	scutlee 2024-5-10	0562	scutlee 2024-5-10 18:01
[讨论] vivado是不是可以配置代码特定信号的值	scutlee 2024-5-10	3958	ilmkduse 2024-5-10 17:32
[求助] zynq	elp00 2024-5-10	21004	elp00 2024-5-10 15:55

1 ... 50 51 52 535455 56 57 58 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 11

快速发帖

浏览过的版块

站长推荐 /1